テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
スポンサーリンク
概要
- 論文の詳細を見る
従来のシリコン窒化膜は, ボロンの突き抜けを引き起こし, PMOSFETを劣化させてしまう.今回, ボロンの突き抜けが, シリコン窒化膜中のSiH量に強く依存していることを初めて見出した.加えて, SiH基を持たないシリコン窒化膜をテトラクロロシラン(TCS)により形成した.SiH基の無いTCS-SiN膜の適用により, ボロンの突き抜けを抑制し, 高性能デュアルゲートDRAMを実現できることを報告する.
- 社団法人電子情報通信学会の論文
- 2001-07-27
著者
-
井上 文彦
富士通プロセス開発部第1開発部
-
井上 文彦
富士通
-
田中 正幸
東芝
-
田中 正幸
株式会社東芝セミコンダクター社
-
中西 俊郎
富士通研究所
-
須黒 恭一
東芝マイクロエレクトロニクス技術研究所
-
綱島 祥隆
東芝 セミコンダクター社 プロセス技術推進センター
-
斎田 繁彦
東芝
-
児島 学
富士通研究所
-
齋田 繁彦
東芝
-
須黒 恭一
(株)東芝ulsi研究所
-
須黒 恭一
東芝
関連論文
- 二次元三角格子遍歴磁性体PdCoO_2のNMR
- 0.25μmロジックデバイスのための10μm^2フルCMOS-SRAMテクノロジー
- 28pPSB-42 デラフォサイト型遷移金属酸化物の物性及び電子構造
- 23aPS-86 電気伝導性デラフォサイト型遷移金属酸化物の物性に及ぼす置換効果
- デラフォサイト型遷移金属酸化物(Pd,Pt)CoO_2の単結晶育成 : バルク成長VI
- 22aZG-10 電気伝導性デラフォサイト型遷移金属酸化物の単結晶育成と植物
- 29p-PSA-27 金属伝導性酸化物PdCoO_2の単結晶育成および物性測定とその伝導性の起源
- PdCoO_2の光電子分光
- 金属伝導性酸化物PdCoO_2およびPtCoO_2のマンガン置換単結晶育成およびそのスピングラス的磁性
- SrCuO_2の角度分解光電子分光;Spin-Charge Separation?
- SrCuO_2の単結晶育成 : 超伝導II
- Bi系酸化物超伝導体のガラス-結晶転移 : 超伝導酸化物
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- ESS技術を用いたSON-MOSFETの作成
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 大容量メモリ混載システムLSI用低温プロセスの開発(先端CMOS及びプロセス関連技術)
- W/poly-Si 積層構造による低抵抗ゲート電極(poly-metal ゲート)
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- 酸窒化技術を使った高性能・高信頼の Deep Sub-micron CMOS-FET
- サイドウォールNOアニールによる0.18μmCMOSの信頼性向上
- 自然酸化膜をUV/O_3処理することによる薄いゲート酸化膜の高品質化
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- コンタクト同時埋め込みCu配線プロセス
- Dual Damascene によるCu配線形成
- Cu拡散防止用アモルファスTi-Si-N薄膜の検討
- 金属シリサイド技術の現状と課題
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiON高誘電率ゲート絶縁膜技術
- プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流Poly-Si/HfSiONゲートスタックの形成(IEDM特集:先端CMOSデバイス・プロセス技術)
- 高性能トランジスタ技術 (特集 半導体プロセス技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 512 現像剤流れ解析のための個別要素法解析パラメータ設定法(OS.5 メッシュフリー/粒子法とその関連技術(3),オーガナイズドセッション講演)
- 401 解像度可変型MPS法の基礎的研究(OS10.メッシュフリー/粒子法とその関連技術(1),オーガナイズドセッション)