0.25μmロジックデバイスのための10μm^2フルCMOS-SRAMテクノロジー

スポンサーリンク

概要

論文の詳細を見る
0.25μm級ロジックICに内蔵するための、フルCMOS-SRAM技術を開発した。特徴的な要素技術は、(1)単層ローカル配線 (2)Coサリサイドの2つである。前者は、フリップフロップのインバーターのnMOSとpMOSのドレイン間を接続するのみならず、自己のゲートを跨いで他方のインバーターの入力にまで接続することを、単層のローカル配線で行っている点、及びコンタクト窓パッドもこのローカル配線材で形成する点、の2点が新しい。後者は、ゲート電極の上を剥き出しにする必要があるので、本来前者の各技術とは両立しにくい。我々はゲート電極の構造を工夫し、シリサイド化する場所を限定することでその問題を解決した。上記技術を用いて、フルCMOS-SRAMでありながら、10μm^2のセルサイズを実現し、その動作を確認した。
社団法人電子情報通信学会の論文
1994-12-16

著者

関連論文

もっと見る

スポンサーリンク