300MHz/1V動作0.8μm SIMOX/CMOS PLLシンセサイザ
スポンサーリンク
概要
- 論文の詳細を見る
超薄膜SOI技術の可能性を実用面から検討するために、0.8umCMOS量産プロセス相当の条件でSIMOX/CMOSPLLを作製した.その結果、乾電池一本に相当する1V電源で最高動作周波数465MHz、動作時の消費電流1.65mA(300MHz)、待機時の消費電流73uA、300MHz動作での最小入力振幅0.18Vがえられた.これらの特性は、超薄膜SOIトランジスタ内の寄生容量が小さいことにより実現された.試作SIMOX/PLLは携帯通信機器であるページャ(280MHz)やコードレス電話(400MHz)の1V動作を保証でき、0.8um量産レベルにおいてSOI/CMOS技術が充分実用にたえることを確認した.
- 社団法人電子情報通信学会の論文
- 1995-06-22
著者
-
助川 和雄
富士通株式会社
-
助川 和雄
富士通(株)電子デバイス事業推進本部プロセス開発部
-
壷井 修
富士通・半導体プロセス開発部
-
河村 誠一郎
富士通(株)プロセス開発部
-
河村 誠一郎
富士通(株)電子デバイス事業推進本部プロセス開発部
-
壷井 修
富士通(株)電子デバイス事業推進本部プロセス開発部
-
藁科 卓
富士通(株)電子デバイス事業推進本部プロセス開発部
-
川合 真一
富士通(株)電子デバイス事業推進本部プロセス開発部
-
壷井 修
富士通(株)dram事業部
-
藁科 卓
富士通研
関連論文
- トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
- グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
- グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
- プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
- 0.25μmロジックデバイスのための10μm^2フルCMOS-SRAMテクノロジー
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- グリッチキャンセラーによる積和器の低消費電力化
- 500MHz 288Kb On-chip Cache向けCMOS SRAM macro
- 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
- サイドウォールNOアニールによる0.18μmCMOSの信頼性向上
- 300MHz/1V動作0.8μm SIMOX/CMOS PLLシンセサイザ
- 300MHz/1V動作0.8μm SIMOX/CMOS PLLシンセサイザ
- SIMOX基板を用いた低電圧CMOS/PLLシンセサイザ (マルチメディアを支える電子デバイス)
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス