プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
スポンサーリンク
概要
- 論文の詳細を見る
- 2007-07-12
著者
-
児島 学
富士通
-
小倉 寿典
富士通(株)
-
金 永ソク
(株)富士通研究所
-
島宗 洋介
(株)富士通研究所
-
福田 真大
富士通(株)
-
片上 朗
(株)富士通研究所
-
畑田 明良
富士通(株)
-
川村 和郎
富士通(株)
-
大田 裕之
(株)富士通研究所
-
佐久間 崇
(株)富士通研究所
-
早見 由香
(株)富士通研究所
-
森岡 博
富士通(株)
-
南 孝宜
富士通(株)
-
田村 直義
(株)富士通研究所
-
森 年史
富士通(株)
-
児島 学
富士通(株)
-
助川 和雄
(株)富士通研究所
-
橋本 浩一
富士通(株)
-
宮嶋 基守
富士通(株)
-
佐藤 成生
(株)富士通研究所
-
杉井 寿博
(株)富士通研究所
-
助川 和雄
富士通株式会社
-
佐藤 成生
富士通マイクロエレクトロニクス株式会社
-
杉井 寿博
富士通マイクロエレクトロニクス株式会社
-
川村 和郎
富士通マイクロエレクトロニクス
-
金永 ソク
(株)富士通研究所
-
福田 真大
富士通株式会社
-
森 年史
富士通株式会社
-
森岡 博
富士通株式会社
-
田村 直義
富士通研究所、あきる野テクノロジセンター
-
大田 裕之
富士通研究所、あきる野テクノロジセンター
-
畑田 明良
富士通
-
杉井 寿博
富士通マイクロエレクトロニクス
関連論文
- トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
- Cu配線におけるグレインおよび微小ボイドの発生
- プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
- Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス
- Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス(先端CMOSデバイス・プロセス技術)
- 28pYA-9 不純物注入Siから得た収束電子回折図形の定量解析II(28pYA X線・粒子線(電子線),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- 21aYM-12 不純物注入Siから得た収束電子回折図形の定量解析(X線・粒子線(中性子),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- 25pYS-4 Si中Asドープ領域から得た収束電子回折図形の定量解析III(X線・粒子線(電子線),領域10(誘電体, 格子欠陥, X線・粒子線, フォノン物性))
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- グリッチキャンセラーによる積和器の低消費電力化
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- デカボランイオン注入による損傷の形成とその増速拡散への影響
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
- 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
- 65nmノード用高性能25nm CMOS技術
- 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Sub-50nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制(IEDM(先端CMOSデバイス・プロセス技術))
- 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
- サイドウォールNOアニールによる0.18μmCMOSの信頼性向上
- 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 300MHz/1V動作0.8μm SIMOX/CMOS PLLシンセサイザ
- 中性子ソフトエラーシミュレーションの新展開(新メモリ技術, メモリ応用技術, 一般)
- 13pTJ-5 Si 中 As ドープ領域から得た収束電子回折図形の定量解析 II(電子線, 領域 10)
- 28pXM-3 Si中Asドープ領域から得た収束電子回折図形の定量解析(X線・粒子線(電子線))(領域10)
- 28aXM-1 統計的動力学理論の電子回折への適用II(X線・粒子線(電子線))(領域10)
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
- メタルオーバーゲート構造を用いた低電力・高周波SOI-DTMOS
- 高傾斜角インジウム注入技術を用いるサブ100nm nMOSFETのチャネル制御技術〔含 英文〕 (新しい地球環境と豊かなネットワーク社会を生み出す半導体技術) -- (セッション8 先端デバイス技術--限りなき微細化・高機能化への挑戦)
- サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
- 微細MOSデバイスにおけるオーバーラップ容量の影響
- 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
- Tox,VdスケーリングによるCMOSデバイスの低消費電力化
- 光散乱法を利用した薄膜Si_Ge_X/Siの転位運動の観測(シリコン関連材料の作製と評価)
- イオン注入により導入された酸素・窒素不純物がSiGe/Siヘテロ構造の転位の挙動に及ぼす影響について(シリコン関連材料の作製と評価)
- 45nmノード以降に適用可能なCu配線用PVDバリアメタル技術(配線・実装技術と関連材料技術)
- 22pXB-9 電子顕微鏡による Si 中 As 注入領域の観察法の検討 II
- 22aXB-3 統計的動力学理論の電子回折への適用
- 極薄Si直接窒化・酸化ゲート絶縁膜の評価
- NCSを用いた多層配線技術(低誘電率層間膜,配線材料及び一般)
- 振動方式によるプロセスモニタの実用化
- ソフトエラーシミュレーションシステム
- CT-1-2 10nm世代に向けた低電力トランジスタ(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- ESD回路シミュレーションのための保護素子の等価回路モデル
- ESD回路シミュレーションのための保護素子の等価回路モデル
- LSI信頼性向上のための宇宙線中性子ソフトエラー解析シミュレータ (特集:インターネット時代の開発スピードを実現する設計シミュレーション) -- (電子回路シミュレーション)
- 回路シミュレーションを用いたESD保護回路の検討
- 回路シミュレーションを用いたESD保護回路の検討
- 回路シミュレーションを用いたESD保護回路の検討
- 中性子ソフトエラー対策のための設計支援ツールの開発
- 中性子ソフトエラー対策のための設計支援ツールの開発
- 中性子ソフトエラー対策のための設計支援ツールの開発
- 中性子ソフトエラー対策のための設計支援ツールの開発
- FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
- FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
- FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
- FULLBAND MONTE-CARLOシミュレータによる, HYDRODYNAMICモデルのパラメータ抽出
- 宇宙線中性子ソフトエラー解析用シミュレータとその応用
- 数値解析技術 (超微細半導体シミュレ-ション技術--21世紀へ向けた限界への挑戦)
- 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 窒化酸化膜緩衝層を用いた改良LOCOS (ON-LOCOS) 素子分離技術
- 45nm世代向けローカルひずみ技術と32nm世代への展望
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
- 高濃度チャネルとカウンタドープを用いたサブ0.1μmSOI-MOSFET
- ディープサブミクロンCMOSインバータの遅延時間削減への検討
- ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 65nm node以降へ向けたNCS/Cu多層配線
- 細幅Cu配線のストレスマイグレーション(低誘電率層間膜,配線材料及び一般)
- 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
- 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 不揮発性メモリ・ユニポーラ型ReRAMの90nm世代における回路動作の提案
- 高集積化・高速化に応えるエッチング技術
- 招待講演 システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション (シリコン材料・デバイス)
- 招待講演 システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション (集積回路)
- 超低電圧動作を可能にするチャネルエンジニアリング(IEDM特集(先端CMOSデバイス・プロセス技術))
- 招待講演 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション (集積回路)
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション(先端メモリ)
- STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)