STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

スポンサーリンク

概要

• 論文の詳細を見る

• CMOS混載用のスピン注入型MRAMに適した新しい磁気トンネル接合(MTJ)を開発した.このMTJはCoFeB/MgO界面に誘起される垂直磁気異方性を利用しており,新たに2重トンネル接合とダミー磁化自由層を設けることで,書き換え電流と熱安定性のトレードオフ改善を目指している.この垂直磁化型MTJを65nm世代のCMOSプロセスにて300mmウエハ上に試作した結果,直径53nmのMTJでスイッチング電流I_<c0>=57μA,熱安定性Δ=52,Δ/I_<c0>=0.91という特性が得られた.Δ/I_<c0>比は従来のMTJに比べて2倍以上に向上している.新しいMTJは優れた製造性を有しながら,Δ/I_<c0>比の改善と低電圧動作(100nsで0.34V)を同時に満たすことができる.

• 一般社団法人電子情報通信学会の論文
• 2013-04-04

著者

• 杉井 寿博

  (株)富士通研究所

• 青木 正樹

  富士通株式会社ソフトウェア事業本部

• 吉田 親子

  富士通研

• 畑田 明良

  富士通

• 吉田 親子

  超低電圧デバイス技術研究組合

• 杉井 寿博

  超低電圧デバイス技術研究組合

• 射場 義久

  超低電圧デバイス技術研究組合

• 青木 正樹

  超低電圧デバイス技術研究組合

• 能代 英之

  超低電圧デバイス技術研究組合

• 角田 浩司

  超低電圧デバイス技術研究組合

• 畑田 明良

  超低電圧デバイス技術研究組合

• 中林 正明

  超低電圧デバイス技術研究組合

• 山崎 裕一

  超低電圧デバイス技術研究組合

• 高橋 厚

  超低電圧デバイス技術研究組合

• 長永 隆志

  超低電圧デバイス技術研究組合

関連論文

• トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
• プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
• Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス
• Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス(先端CMOSデバイス・プロセス技術)
• SMPにおけるスレッド並列の台数効果と高速化手法について(EVA-1: 性能評価, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• デカボランイオン注入による損傷の形成とその増速拡散への影響
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• 65nmノード用高性能25nm CMOS技術
• 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
• 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
• 強誘電体をゲート絶縁膜に用いた誘電体ベーストランジスタ
• 誘電体ベーストランジスタを用いた強誘電体メモリセル
• 部分ドーピングを用いた誘電体べーストランジスタ : 誘電体ベーストランジスタの1V動作 (超伝導エレクトロニクス/一般)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
• 微細MOSデバイスにおけるオーバーラップ容量の影響
• 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
• Tox,VdスケーリングによるCMOSデバイスの低消費電力化
• 極薄Si直接窒化・酸化ゲート絶縁膜の評価
• Al_2O_3-膜の電気特性に対する窒素添加効果
• 高集積MRAM用の砂時計型MTJによる反転磁界の低減(新型不揮発性メモリ)
• MTJ抵抗比による電圧センス型1T2MTJ MRAM(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• MTJ抵抗比による電圧センス型1T2MTJ MRAM(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 窒化酸化膜緩衝層を用いた改良LOCOS (ON-LOCOS) 素子分離技術
• プラズマ粒子シミュレーション電流計算のOpenMP並列化手法
• 抵抗変化メモリの熱反応モデルを用いたリセット動作の検討(不揮発性メモリ及び関連プロセス一般)
• 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
• 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
• Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
• 高濃度チャネルとカウンタドープを用いたサブ0.1μmSOI-MOSFET
• ディープサブミクロンCMOSインバータの遅延時間削減への検討
• ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
• 並列化ICCG法ソルバによるSMPクラスタ型並列計算機HPC2500のベンチマーク評価
• 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
• 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
• HPFトランスレータfhpfにおける分散種別を一般化したコード生成手法(数値計算)
• LINPACKとFFTによるHPFコンパイラfhpfの生産性の評価(性能評価,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• LINPACK と FFTによるHPFコンパイラfhpfの生産性の評価(性能評価, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• 不揮発性メモリ・ユニポーラ型ReRAMの90nm世代における回路動作の提案
• CoFeB/MgO/CoFeB磁気トンネル接合の絶縁破壊特性とそのメカニズム
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション(先端メモリ)
• STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション

もっと見る 閉じる

スポンサーリンク