極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
スポンサーリンク
概要
- 論文の詳細を見る
微細化、低電圧高速動作が可能な、極薄トンネル酸化膜を有するフローティングゲート(FG)メモリ(ダイレクトトンネルメモリ:DTM)を提案し、その動作実証を行った。DTMでは、極薄トンネル酸化膜を介したFGからのリーク電流を、n+FG-高濃度チャネル間のポテンシャルバリア、トンネル酸化膜近傍のFG空乏化、サイドウォールコントロールゲートによるFGとソース・ドレインのオーバーラップ除去によって抑えている。DTMは、トンネル酸化膜厚を制御することで高速メモリから準不揮発メモリまでの幅広い機能をカバーでき、シンプルな素子構造、MOSFETと整合性のよい製造プロセスにより、ロジック混載に適したメモリといえる。DTMに適したセルアレイ動作方式としてワード線一括消去を用いた書き込み動作を提案した。これにより、ディスターブの低減およびリフレッシュ動作が可能になる。
- 社団法人電子情報通信学会の論文
- 2000-11-23
著者
-
後藤 賢一
富士通株式会社 次世代lsi開発事業部
-
杉井 寿博
(株)富士通研究所
-
横山 直樹
(株)富士通研究所
-
二木 俊郎
株式会社富士通研究所
-
横山 直樹
株式会社富士通研究所ナノエレクトロニクス研究センター
-
臼杵 達哉
(株)富士通研究所
-
後藤 賢一
(株)富士通研究所
-
杉井 寿博
富士通研究所
-
堀口 直人
株式会社富士通研究所
-
横山 直樹
ナノテクノロジー研究センター株式会社富士通研究所
-
臼杵 達哉
株式会社富士通研究所
-
後藤 賢一
株式会社富士通研究所
-
杉井 寿博
株式会社富士通研究所
-
杉井 寿博
富士通マイクロエレクトロニクス
-
杉井 寿博
富士通
-
横山 直樹
株式会社富士通研究所
関連論文
- トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
- プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
- 1. 先天性横隔膜ヘルニアに対するECMO治療(一般演題,第21回日本小児人工臓器研究会)
- P-252 嚢胞型胎便性腹膜炎5例の検討(ポスター 新生児疾患1,Better Life for Sick Children, Better Future for Pediatric Surgery,第45回日本小児外科学会学術集会)
- 極薄熱酸化膜中の金属ナノクリスタルの形成と単一電子帯電効果の観測
- 極薄酸化膜中のSnナノクリスタルの形成と単一電子帯電効果の観測
- 量子化機能素子のためのAs-Grownナノ構造の作成
- 術前の気管支鏡検査により気管食道瘻を確認し, 合併症なく管理し得たB型先天性食道閉鎖症の極低出生体重児の1例
- 当院における過去5年間の糖尿病母体より出生した児35例の検討
- CTGリピート数の著明な増加を認め, 胎児水腫・先天性乳糜胸を合併した重症先天性筋強直性ジストロフィーの1救命例
- 化学気相成長法によるグラフェンの合成とトランジスタへの応用(グラフェンの成長と応用)
- 30aYA-2 単独自己形成InAs量子ドットのトンネルスペクトロスコピー(量子ドット(開放型・結合型・その他))(領域4)
- 29aYH-11 一組の自己形成 InAs 二重結合量子ドットにおける殻構造の観測
- 29aYH-10 単独の自己形成 InAs 量子ドットによる単電子トンネルスペクトル測定
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- デカボランイオン注入による損傷の形成とその増速拡散への影響
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
- 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
- 自己形成InAs量子ドットのホールバーニングメモリ応用
- 自己形成InAsも量子ドットの光電流ホールバーニングの観測
- 自己形成InAs量子ドットの光電流ホールバーニングの観測
- InGaAs/GaAs正四面体溝(TSR)量子ドット作製技術
- 量子箱におけるフォノン散乱抑制への期待
- (111)B GaAs基板上の正四面体溝にMOVPE成長した量子ドット構造
- マルチエミッタ型RHETを用いた論理集積回路
- ダブルエミッタRHET構造を有するSRAMセル
- 化合物半導体ナノテクノロジーの現状と将来展望
- 単一量子ドットフローティングゲートメモリによる高感度蓄積電荷検出および蓄積電荷数制御
- 正四面体溝量子ドットを用いた単一量子ドットメモリとその電荷数制御多値メモリ動作
- 正四面体溝量子ドットを用いた単一量子ドットメモリとその電界数制御多値メモリ動作
- SC-9-3 量子ドットのメモリ応用 : 単一量子ドットメモリとSK量子ドットメモリ
- VI. 半導体人工格子, 量子ドット 加工基板上に成長した半導体量子ドット
- ジョセフソン-半導体インターフェイス回路のための低温HEMT増幅器
- 磁場閉じ込めおよび正四面体溝を利用した量子ドット共鳴トンネル素子
- 自己組織化によるGaAs正四面体溝内のInGaAs積層量子ドット形成
- 低温HEMTを用いたジョセフソン-半導体インターフェイス回路
- 65nmノード用高性能25nm CMOS技術
- 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
- C-10-12 極性制御可能なグラフェンインバータ(C-10.電子デバイス,一般セッション)
- 極薄熱酸化膜中の金属ナノクリスタルの形成と単一電子帯電効果の観測
- 極薄酸化膜中のSnナノクリスタルの形成と単一電子帯電効果の観測
- 半導体量子ドット間の反強磁性結合による電子スピンの反転(最近の研究から)
- 18aYG-5 半導体量子ドット間の交換相互作用による反強磁性秩序の観測
- 27aYS-4 InAs量子ドット内およびドット間トンネルでの電子スピン緩和
- LQE2000-19 結合量子ドット間のトンネル時間の直接測定
- 24pYT-4 自己形成強結合InAsドットにおける電子g因子の測定とフント則の観測(量子ドット・量子細線・局在,領域4(半導体, メゾスコピック系・局在))
- 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
- 1a-M-2 バリスティック系電気伝導における形状効果の数値解析
- 27a-P-8 ポイントコンタクトにおけるコンダクタンスへの反射障壁の影響
- RHETおよびマルチエミッタ型RHETを用いた論理回路
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 自己形成InAs量子ドットのホールバーニングメモリ応用
- 自己形成InAs量子ドットのホールバーニングメモリ応用
- 特発性肺ヘモジデローシスを合併した新生児期発症血球貪食性リンパ組織球症の1例
- 出生直後に発症したビタミンK欠乏性出血症の成熟新生児の2例
- 正四面体溝を利用した量子ドット形成
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
- サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
- 微細MOSデバイスにおけるオーバーラップ容量の影響
- 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
- Tox,VdスケーリングによるCMOSデバイスの低消費電力化
- 22pTH-3 一組の自己形成 InAs 強結合量子ドットの電子輸送特性
- ナノテクノロジーへの期待 : 富士通研究所の取り組み
- 日本技術者教育認定制度に対する応用物理学会の取り組み
- 多層化自己形成InGaAs量子ドットレーザの室温連続発振
- 極薄Si直接窒化・酸化ゲート絶縁膜の評価
- CV測定によるInAs自己形成ドットの量子準位の評価
- CV測定によるInAs自己形成ドットの量子準位の評価
- 窒化酸化膜緩衝層を用いた改良LOCOS (ON-LOCOS) 素子分離技術
- 私の意見民間企業の-中間管理職としての意見
- 量子効果デバイスで集積回路はどう変るか : 量子効果デバイスの現状と展望
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
- 高濃度チャネルとカウンタドープを用いたサブ0.1μmSOI-MOSFET
- ディープサブミクロンCMOSインバータの遅延時間削減への検討
- ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
- 25p-ZB-3 量子ポイントコンタクトから出射された電子波の角度分布とグリーン関数による解析
- 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
- 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 0.1μm CMOS用サリサイドプロセスの最適化
- 0.1μmCMOS用サリサイドプロセスの最適化
- 不揮発性メモリ・ユニポーラ型ReRAMの90nm世代における回路動作の提案
- 平成11年度リフレッシュ理科教室報告
- 集学的治療により救命しえた Potter sequence の1例
- グラフェンのCVD合成と転写プロセスを用いないトランジスタ形成法の開発
- 光電子制御プラズマCVD法で成膜したネットワークナノグラファイト配線(配線・実装技術と関連材料技術)
- 分娩進行中に新型インフルエンザ(パンデミック(H1N1)2009)を発症した妊婦より出生した新生児の1例 : オセルタミビルの使用経験
- 特発性乳び胸, 肝結節性病変, 片側性多嚢胞性異形成腎を伴った重症胎児水腫の1例
- RAA系ホルモンの動態からみた一絨毛膜性双胎管理における体重差の意義
- 新生児感染症に対する超高速PCR装置を用いた迅速診断法の開発(第1報)
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション(先端メモリ)
- STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)