極薄Si直接窒化・酸化ゲート絶縁膜の評価

スポンサーリンク

概要

• 論文の詳細を見る

• Si基板を直接熱窒化した薄い窒化膜を酸化することにより形成した窒素を含んだSi酸化膜(窒化酸化膜)をディープサブミクロンMOSFETのゲート絶縁膜に応用した。この窒化酸化膜は、従来のSi酸化膜の良い特性を維持しながら高絶縁耐圧、低リーク電流で有るという極薄ゲート絶縁膜として有望な特性も合わせ持っている。また、pMOSFETの表面チャネル化に不可欠なBの拡散に対しても高い阻止能力があることが分かった。

• 社団法人電子情報通信学会の論文
• 1993-07-26

著者

• 杉井 寿博

  (株)富士通研究所

• 山崎 辰也

  富士通・半導体プロセス開発部

• 山崎 辰也

  (株)富士通研究所

• 青山 敬幸

  (株)半導体先端テクノロジーズ

• 杉井 寿博

  富士通研究所

• 伊藤 隆司

  (株)富士通研究所

• 杉井 寿博

  富士通研究所 デバイス開発部

• 伊藤 隆司

  富士通研究所

• 青山 敬幸

  富士通研究所

• 山崎 辰也

  富士通研究所

• 伊藤 隆司

  東京工業大学ソリューション研究機構:広島大学ナノデバイス・バイオ融合科学研究所

• 青山 敬幸

  株式会社富士通研究所:(現)selete

• 杉井 寿博

  富士通マイクロエレクトロニクス

• 杉井 寿博

  富士通

関連論文

• ノンポーラスULK層間膜(フロロカーボン)へのダメージを抑制したCu-CMP後洗浄液の評価(プロセス科学と新プロセス技術)
• トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
• 水酸基終端シリコン表面の形成(プロセスクリーン化と新プロセス技術)
• 低誘電率アモルファスハイドロカーボン(aCHx)膜の銅配線バリアー特性の検討(プロセス科学と新プロセス技術)
• プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
• マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
• 高精度CMP終点検出方法の検討(プロセス科学と新プロセス技術)
• 光エピタキシャル成長法によるSiバイポ-ラトランジスタの極薄ベ-ス層の形成
• HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
• メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• デカボランイオン注入による損傷の形成とその増速拡散への影響
• フッ素固定式パーフルオロ化合物(PFCs)除害システム
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• 65nmノード用高性能25nm CMOS技術
• 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• Sub-50nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制(IEDM(先端CMOSデバイス・プロセス技術))
• 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
• FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
• (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
• FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
• (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 塩素ガスエッチングを用いた微細MOS Elevated Source/Drainプロセス : 高選択,ダメージフリーのバッチ処理Siエッチング(研究会推薦論文,半導体材料・デバイス)
• 塩素ガスエッチングを用いた微細MOS Elevated Source/Drainプロセス : 高選択、ダメージフリーのバッチ処理Siエッチング
• ドライ洗浄技術 : 半導体製造(生活の基本,そして製造・生産に必須の技術 : 洗う技術)
• UV/Cl_2ドライクリーニングメカニズム : 表面Fe汚染除去におけるSiCl_4の効果
• UHF帯RFID向け高効率差動型整流回路(RFID技術,システムオンシリコン,RFID技術及び一般)
• エタノール添加スラリーを用いたCMPによるCWレーザ結晶化Si薄膜の平坦化(プロセス科学と新プロセス技術)
• C-10-24 微細n型SOI-MESFETの電流電圧特性(C-10.電子デバイス,一般セッション)
• C-12-14 インバータアンプによる電荷積分回路を用いたFeRAMの読み出し安定化(C-12.集積回路,一般セッション)
• C-12-49 ラダーモデルによるガラス基板上インダクタの高精度モデリング(C-12.集積回路,一般セッション)
• 機械的歪み印加によるSrTiO_3MIMキャパシタ誘電率変調(プロセス科学と新プロセス技術)
• B-20-11 UHF帯RFID向け高効率差動型整流回路(B-20.ユビキタス・センサネットワーク,一般講演)
• RF-ID向けDickson Charge Pump整流回路における接合容量効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• RF-ID向けDickson Charge Pump整流回路における接合容量効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• RF-ID向け Dickson Charge Pump 整流回路における接合容量効果
• 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 低待機時消費電力、90-nm、HfO2ゲート絶縁膜MOSFET
• 低待機時消費電力、90-nm、Hf02ゲート絶縁膜 MOSFET
• 連続波レーザーによる強誘電体PZT薄膜の結晶化,AWAD2006)
• 連続波レーザーによる強誘電体PZT薄膜の結晶化
• HfO_2ゲート絶縁膜特性の前処理依存性
• 29p-X-12 溶液酸化した多孔質シリコンのフォト・ルミネッセンス
• Tailbiting BIPを用いたWiMAX用ターボデコーダ(デザインガイア2009-VLSI設計の新しい大地)
• Tailbiting BIPを用いたWiMAX用ターボデコーダ(デザインガイア2009-VLSI設計の新しい大地)
• 高性能LTPS-TFTのためのDouble-Line-Beam CLCによる高結晶配向Poly-Si薄膜形成(プロセス科学と新プロセス技術)
• ゲートLERがsub-50nm N-MOSFETのextension不純物分布へ及ぼす影響の直接評価(IEDM特集(先端CMOSデバイス・プロセス技術))
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
• サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
• 微細MOSデバイスにおけるオーバーラップ容量の影響
• 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
• Tox,VdスケーリングによるCMOSデバイスの低消費電力化
• 2p-PSA-41 赤外全反射減衰分光法によるシリコン溶液界面のその場観察
• 29p-PS-16 純水中で形成された微斜H/Si(111)面上でのステップ構造
• ドライ洗浄の現状と将来展望
• 極薄Si直接窒化・酸化ゲート絶縁膜の評価
• SiO_2中のB、P、As、Sbの拡散の雰囲気依存(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
• 酸窒化ゲート絶縁膜を用いたPMOSの不均一なボロンの熱抜け
• Sub-100nm MOSFETのエクステンション領域におけるキャリア分布評価(先端CMOS及びプロセス関連技術)
• VUVキュアーによるArFリソグラフィーパターンの改善,AWAD2006)
• 連続波グリーンレーザーによるシリコン薄膜のグレイン成長,AWAD2006)
• 光励起ドライ洗浄 (Si表面の洗浄工程の見直しと新しい試み(技術ノ-ト))
• Siの熱窒化膜 (酸化・窒化薄膜(技術ノ-ト))
• 窒化酸化膜緩衝層を用いた改良LOCOS (ON-LOCOS) 素子分離技術
• 光刺激脱離によるSi上の酸化物の低温除去とSiホモエピタキシー
• 熱酸化シリコンの照射損傷による構造変化
• NiSi/SiO_2界面近傍の化学結合状態およびNiSi層の実効仕事関数評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
• 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
• Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
• 高濃度チャネルとカウンタドープを用いたサブ0.1μmSOI-MOSFET
• ディープサブミクロンCMOSインバータの遅延時間削減への検討
• ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
• pH制御選択研磨による超薄膜SOI基板の作製
• サブ100nm世代のトランジスタと多層配線技術 (特集:研究開発最前線) -- (情報通信インフラを支える最先端テクノロジ)
• VUVキュアーによるArFリソグラフィーパターンの改善
• VUVキュアーによるArFリソグラフィーパターンの改善
• 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
• 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
• 0.1μm CMOS用サリサイドプロセスの最適化
• 0.1μmCMOS用サリサイドプロセスの最適化
• しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS
• 不揮発性メモリ・ユニポーラ型ReRAMの90nm世代における回路動作の提案
• 高誘電率絶縁膜 (ULSIを支える材料とプロセス技術)
• プラズマCVDと光CVD (半導体プロセスと電気化学-1-)
• シリコンの酸化および窒化プロセスと特性制御
• 酸化膜CMPにおけるウエハ温度のin situモニタリング
• 連続波グリーンレーザーによるシリコン薄膜のグレイン成長
• 連続波グリーンレーザーによるシリコン薄膜のグレイン成長
• 20年前と違うところ
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション(先端メモリ)
• STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

もっと見る 閉じる

スポンサーリンク