ゲートLERがsub-50nm N-MOSFETのextension不純物分布へ及ぼす影響の直接評価(IEDM特集(先端CMOSデバイス・プロセス技術))

スポンサーリンク

概要

• 論文の詳細を見る

• ゲートラインエッジラフネス(LER)がゲート長50nm以下の微細n-FETにおける2次元キャリア分布に及ぼす影響を直接評価した。ゲートLERにより誘起されたエクステンション領域端のラフネスが注入ドーズ量、ポケット有無、co-implant有無に強く依存することを、走査トンネル顕微鏡を用いて明瞭に観察した。不純物拡散が窒素co-implantにより抑制されると、エクステンション領域端のラフネスが大きくなった。そのような強いラフネスはデバイス特性のバラツキを引き起こす。窒素co-implantがn-FETの電気特性へ及ぼす影響がプロファイルからの予測通りであることを確認した。

• 社団法人電子情報通信学会の論文
• 2005-01-14

著者

• 青山 敬幸

  (株)半導体先端テクノロジーズ

• 福留 秀暢

  富士通マイクロエレクトロニクス株式会社

• 籾山 陽一

  富士通マイクロエレクトロニクス株式会社

• 久保 智裕

  富士通株式会社

• 田川 幸雄

  富士通株式会社 次世代LSI開発事業部

• 籾山 陽一

  富士通株式会社 次世代LSI開発事業部

• 福留 秀暢

  株式会社富士通研究所

• 青山 敬幸

  株式会社富士通研究所

• 有本 宏

  MIRAI-Selete

• 田川 幸雄

  富士通株式会社

• 有本 宏

  富士通株式会社

• 籾山 陽一

  富士通(株)

• 福留 秀暢

  富士通マイクロエレクトロニクス

• 有本 宏

  富士通研究所

• 青山 敬幸

  株式会社富士通研究所:(現)selete

関連論文

• トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
• チャネル不純物分布を正確に反映した離散化表面ポテンシャルモデルとその超高速不純物濃度ばらつき解析への応用(プロセス・デバイス・回路シミュレーション及び一般)
• HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
• メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• 65nmノード用高性能25nm CMOS技術
• 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• Sub-50nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制(IEDM(先端CMOSデバイス・プロセス技術))
• FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
• (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
• FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
• (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• HfO_2ゲート絶縁膜特性の前処理依存性
• ゲートLERがsub-50nm N-MOSFETのextension不純物分布へ及ぼす影響の直接評価(IEDM特集(先端CMOSデバイス・プロセス技術))
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
• メタルオーバーゲート構造を用いた低電力・高周波SOI-DTMOS
• 高傾斜角インジウム注入技術を用いるサブ100nm nMOSFETのチャネル制御技術〔含 英文〕 (新しい地球環境と豊かなネットワーク社会を生み出す半導体技術) -- (セッション8 先端デバイス技術--限りなき微細化・高機能化への挑戦)
• サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
• 微細MOSデバイスにおけるオーバーラップ容量の影響
• 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
• Tox,VdスケーリングによるCMOSデバイスの低消費電力化
• 極薄Si直接窒化・酸化ゲート絶縁膜の評価
• SiO_2中のB、P、As、Sbの拡散の雰囲気依存(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
• 酸窒化ゲート絶縁膜を用いたPMOSの不均一なボロンの熱抜け
• 微細MOSトランジスタの加工揺らぎが二次元キャリア分布に及ぼす影響の直接測定
• Sub-100nm MOSFETのエクステンション領域におけるキャリア分布評価(先端CMOS及びプロセス関連技術)
• NiSi/SiO_2界面近傍の化学結合状態およびNiSi層の実効仕事関数評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• エリプソメトリー法による微細パターンモニター
• Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
• しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS
• 超高真空In-Situ集束イオンビームプロセス
• STMによるキャリア分布測定のデバイスシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)

もっと見る 閉じる

スポンサーリンク