籾山 陽一 | 富士通(株)
スポンサーリンク
概要
関連著者
-
籾山 陽一
富士通マイクロエレクトロニクス株式会社
-
籾山 陽一
富士通(株)
-
杉井 寿博
富士通マイクロエレクトロニクス株式会社
-
杉井 寿博
(株)富士通研究所
-
福留 秀暢
富士通マイクロエレクトロニクス株式会社
-
杉井 寿博
富士通研究所
-
福留 秀暢
富士通マイクロエレクトロニクス
-
杉井 寿博
富士通マイクロエレクトロニクス
-
佐藤 成生
富士通マイクロエレクトロニクス株式会社
-
保坂 公彦
富士通マイクロエレクトロニクス株式会社
-
籾山 陽一
富士通研究所
-
大田 裕之
富士通研究所、あきる野テクノロジセンター
-
杉井 寿博
富士通研究所 デバイス開発部
-
杉井 寿博
富士通
-
児島 学
富士通
-
後藤 賢一
富士通株式会社 次世代lsi開発事業部
-
森岡 博
富士通(株)
-
後藤 賢一
(株)富士通研究所
-
佐藤 成生
富士通研究所
-
久保 智裕
富士通株式会社
-
田島 貢
富士通株式会社
-
森岡 博
富士通株式会社
-
籾山 陽一
富士通株式会社 次世代LSI開発事業部
-
佐藤 成生
富士通研究所先端cmos開発部
-
田川 幸雄
富士通株式会社
-
籾山 陽一
(株)富士通研究所
-
橋本 浩一
富士通(株)
-
小倉 輝
富士通、あきる野テクノロジセンター
-
青山 敬幸
(株)半導体先端テクノロジーズ
-
堀 陽子
富士通クオリティ・ラボ株式会社
-
池田 圭司
(株)富士通研究所
-
池田 圭司
半導体miraiプロジェクト 技術研究組合 超先端電子技術開発機構(mirai-aset)
-
大田 裕之
富士通研究所
-
川村 和郎
富士通マイクロエレクトロニクス
-
福留 秀暢
富士通研究所
-
田島 貢
富士通マイクロエレクトロニクス
-
岡部 堅一
富士通マイクロエレクトロニクス
-
池田 圭司
富士通研究所
-
保坂 公彦
富士通研究所
-
岡部 堅一
富士通株式会社
-
森 年史
富士通株式会社
-
加勢 正隆
富士通株式会社
-
ピディン S.
富士通
-
稲垣 聡
富士通
-
堀 充明
富士通
-
田川 幸雄
富士通株式会社 次世代LSI開発事業部
-
大田 裕之
富士通株式会社 次世代LSI開発事業部
-
ピディン S.
富士通株式会社 次世代LSI開発事業部
-
小倉 輝
富士通株式会社 次世代LSI開発事業部
-
稲垣 聡
富士通株式会社 次世代LSI開発事業部
-
田村 直義
富士通株式会社 次世代LSI開発事業部
-
堀 充明
富士通株式会社 次世代LSI開発事業部
-
杉井 寿博
富士通株式会社 次世代LSI開発事業部
-
福留 秀暢
株式会社富士通研究所
-
青山 敬幸
株式会社富士通研究所
-
加瀬 正隆
富士通
-
吉田 英司
富士通研究所
-
有本 宏
MIRAI-Selete
-
田村 直義
富士通研究所、あきる野テクノロジセンター
-
井上 淳樹
(株)富士通研究所
-
立岡 真人
(株)富士通研究所
-
有本 宏
富士通研究所
-
青山 敬幸
株式会社富士通研究所:(現)selete
-
廣瀬 達哉
株式会社富士通研究所
-
廣瀬 達哉
(株)富士通研究所
-
森 年史
富士通(株)
-
大田 裕之
富士通、あきる野テクノロジセンター
-
田村 直義
富士通研究所
-
橋本 浩一
富士通プロセス開発部第1開発部
-
渡邊 祐
(株)富士通研究所
-
廣瀬 達哉
株式会社 富士通研究所
-
渡邊 祐
株式会社 富士通研究所
-
渡邊 祐
株式会社富士通研究所
-
加勢 正隆
富士通(株)ULSI開発部
-
南方 浩志
(株)富士通研究所
-
田川 幸雄
富士通
-
橋本 浩一
富士通株式会社 次世代LSI開発事業部
-
児島 学
富士通株式会社 次世代LSI開発事業部
-
籾山 陽一
株式会社富士通研究所
-
吉田 英司
株式会社富士通研究所
-
加納 英樹
株式会社 富士通研究所 フォトエレクトロニクス研究所
-
橋本 浩一
富士通
-
有本 宏
富士通株式会社
-
宮本 真人
富士通
-
斎木 孝志
富士通
-
籾山 陽一
株式会社 富士通研究所
-
小杉 真人
株式会社 富士通研究所
-
杉井 寿博
株式会社 富士通研究所
-
福留 秀暢
(株)富士通研究所
-
久保 智裕
富士通(株)
-
有本 宏
富士通(株)
-
渡辺 祐
富士通研
-
渡邊 祐
富士通(株)
-
南方 浩志
富士通研究所
-
加納 英樹
株式会社富士通研究所
-
加勢 正隆
富士通
-
後藤 賢一
富士通
-
田村 直義
富士通セミコンダクター株式会社
著作論文
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nmノード用高性能25nm CMOS技術
- 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Sub-50nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制(IEDM(先端CMOSデバイス・プロセス技術))
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ゲートLERがsub-50nm N-MOSFETのextension不純物分布へ及ぼす影響の直接評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
- メタルオーバーゲート構造を用いた低電力・高周波SOI-DTMOS
- 高傾斜角インジウム注入技術を用いるサブ100nm nMOSFETのチャネル制御技術〔含 英文〕 (新しい地球環境と豊かなネットワーク社会を生み出す半導体技術) -- (セッション8 先端デバイス技術--限りなき微細化・高機能化への挑戦)
- サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
- 微細MOSデバイスにおけるオーバーラップ容量の影響
- 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
- Tox,VdスケーリングによるCMOSデバイスの低消費電力化
- 微細MOSトランジスタの加工揺らぎが二次元キャリア分布に及ぼす影響の直接測定
- Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作