佐藤 成生 | 富士通マイクロエレクトロニクス株式会社

スポンサーリンク

概要

• 佐藤 成生の詳細を見る
• 同名の論文著者
• 富士通マイクロエレクトロニクス株式会社の論文著者

関連著者

• 佐藤 成生

  富士通マイクロエレクトロニクス株式会社

• 杉井 寿博

  (株)富士通研究所

• 杉井 寿博

  富士通マイクロエレクトロニクス株式会社

• 杉井 寿博

  富士通マイクロエレクトロニクス

• 福留 秀暢

  富士通マイクロエレクトロニクス株式会社

• 籾山 陽一

  富士通マイクロエレクトロニクス株式会社

• 籾山 陽一

  富士通(株)

• 福留 秀暢

  富士通マイクロエレクトロニクス

• 森 年史

  富士通(株)

• 保坂 公彦

  富士通マイクロエレクトロニクス株式会社

• 佐藤 成生

  富士通研究所

• 杉井 寿博

  富士通研究所

• 森 年史

  富士通株式会社

• 大田 裕之

  富士通研究所、あきる野テクノロジセンター

• 杉井 寿博

  富士通研究所 デバイス開発部

• 佐藤 成生

  富士通研究所先端cmos開発部

• 橋本 浩一

  富士通(株)

• 池田 圭司

  (株)富士通研究所

• 池田 圭司

  半導体miraiプロジェクト 技術研究組合 超先端電子技術開発機構(mirai-aset)

• 大田 裕之

  富士通研究所

• 川村 和郎

  富士通マイクロエレクトロニクス

• 福留 秀暢

  富士通研究所

• 岡部 堅一

  富士通マイクロエレクトロニクス

• 池田 圭司

  富士通研究所

• 籾山 陽一

  富士通研究所

• 岡部 堅一

  富士通株式会社

• 田島 貢

  富士通株式会社

• 斎木 孝志

  富士通

• 児島 学

  富士通

• 畑田 明良

  富士通(株)

• 助川 和雄

  (株)富士通研究所

• 助川 和雄

  富士通株式会社

• 加勢 正隆

  富士通(株)ULSI開発部

• 堀 陽子

  富士通クオリティ・ラボ株式会社

• 田島 貢

  富士通マイクロエレクトロニクス

• 保坂 公彦

  富士通研究所

• 加勢 正隆

  富士通株式会社

• ピディン S.

  富士通

• ピディン S.

  富士通株式会社 次世代LSI開発事業部

• 加瀬 正隆

  富士通

• 田村 直義

  富士通研究所、あきる野テクノロジセンター

• ピディン セルゲイ

  富士通(株)次世代lsi開発事業部

• 中村 亮

  富士通(株)次世代lsi開発事業部

• ピデイン セルゲイ

  富士通(株)次世代LSI開発事業部

• 斎木 孝志

  富士通(株)次世代LSI開発事業部

• 佐藤 成生

  富士通(株)次世代LSI開発事業部

• 畑田 明良

  富士通

• 小倉 寿典

  富士通(株)

• 金 永ソク

  (株)富士通研究所

• 島宗 洋介

  (株)富士通研究所

• 福田 真大

  富士通(株)

• 片上 朗

  (株)富士通研究所

• 川村 和郎

  富士通(株)

• 大田 裕之

  (株)富士通研究所

• 佐久間 崇

  (株)富士通研究所

• 早見 由香

  (株)富士通研究所

• 森岡 博

  富士通(株)

• 南 孝宜

  富士通(株)

• 田村 直義

  (株)富士通研究所

• 児島 学

  富士通(株)

• 宮嶋 基守

  富士通(株)

• 佐藤 成生

  (株)富士通研究所

• 田島 貢

  富士通、あきる野テクノロジセンター

• 田村 直義

  富士通研究所

• 金永 ソク

  (株)富士通研究所

• 大越 克明

  富士通株式会社

• 福田 真大

  富士通株式会社

• 助川 和雄

  富士通研究所、あきる野テクノロジセンター

• 森岡 博

  富士通株式会社

• 吉田 英司

  富士通研究所

• 宮本 真人

  富士通

• 岡部 堅一

  富士通セミコンダクター株式会社

• 大越 克明

  富士通セミコンダクター株式会社

もっと見る 閉じる

著作論文

• プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
• 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))

スポンサーリンク