高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))

スポンサーリンク

概要

• 論文の詳細を見る

• 高引張り応力の窒化膜を有するNMOSFETのプロセスシミュレーションとデバイス試作を通して、NMOSFETの歪み技術に対する検討を行った。プロセスシミュレーションの結果を利用して、歪み技術によるNMOSFETの駆動能力最適化の指針を提案した。45nmのゲート長のNMOSFETを作成し、ドレイン電圧は1VとOff電流は40nA/μmに対して、1.01mA/μmのON電流が得られた。この特性はこれまでの報告[1-3]と比較して、最高性能のNMOSFET特性である。

• 社団法人電子情報通信学会の論文
• 2004-08-13

著者

• 森 年史

  富士通(株)

• 橋本 浩一

  富士通(株)

• 加勢 正隆

  富士通(株)ULSI開発部

• 佐藤 成生

  富士通マイクロエレクトロニクス株式会社

• 森 年史

  富士通株式会社

• 加勢 正隆

  富士通株式会社

• ピディン S.

  富士通

• ピディン S.

  富士通株式会社 次世代LSI開発事業部

• 加瀬 正隆

  富士通

• ピディン セルゲイ

  富士通(株)次世代lsi開発事業部

• 中村 亮

  富士通(株)次世代lsi開発事業部

• 斎木 孝志

  富士通

• ピデイン セルゲイ

  富士通(株)次世代LSI開発事業部

• 斎木 孝志

  富士通(株)次世代LSI開発事業部

• 佐藤 成生

  富士通(株)次世代LSI開発事業部

関連論文

• トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
• プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
• Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス
• Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス(先端CMOSデバイス・プロセス技術)
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• デカボランイオン注入による損傷の形成とその増速拡散への影響
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• 31p-C-5 CBED法によるSi中のイオン打ち込みされた不純物濃度分布の決定
• 65nmノード用高性能25nm CMOS技術
• 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• 31a-ZA-4 ランプアニール後のAs注入Si基板の残留欠陥
• 29p-YC-2 イオン打ち込みされたSiの回復過程でのSb析出物
• 3a-X-9 Si中にイオン打ち込みされたSbの析出
• 極薄シリコン酸窒化膜の種々の結合形態にある窒素原子の深さ方向分布(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
• プラズマ窒化によるシリコン酸窒化膜のX線光電子分光(プロセスクリーン化と新プロセス技術)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 低待機時消費電力、90-nm、HfO2ゲート絶縁膜MOSFET
• 低待機時消費電力、90-nm、Hf02ゲート絶縁膜 MOSFET
• イントリンシックチャネルを持つ0.01μm SOI-MOSFET
• HfO_2ゲート絶縁膜特性の前処理依存性
• 低待機時消費電力,90-nm,HfO2ゲート絶縁膜MOSFET
• 28a-A-4 Siにイオン注入されたB, As濃度分布及び注入ダメージの解析
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
• 26aYL-8 高濃度As注入Si基板中に形成された不活性Asクラスターの構造
• 25a-T-11 CBED法によるランプアニール後のAs注入Si基板の構造解析
• 5a-X-3 CBED法よるイオン打ち込みされたSi中の欠陥の研究
• CBED法によるSi中のB, As濃度分布の決定
• 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 30p-YC-2 HOLZ lineを用いたイオン打ち込みされたSi中のself-interstitialの解析
• 高集積化・高速化に応えるエッチング技術
• 超低電圧動作を可能にするチャネルエンジニアリング(IEDM特集(先端CMOSデバイス・プロセス技術))

もっと見る 閉じる

スポンサーリンク