超低電圧動作を可能にするチャネルエンジニアリング(IEDM特集(先端CMOSデバイス・プロセス技術))
スポンサーリンク
概要
- 論文の詳細を見る
トランジスター閾値電圧(V_T)バラツキの低減及びSRAMの動作下限電圧(V_<dd-min>)低減を可能にする'Deeply Depleted Channel^<TM>(DDC)'トランジスターの作製に成功した。DDCトランジスターは、65nmの既存資産をそのまま利用し、RDF低減のためのチャネルスタック形成、低温STI形成プロセス及び低温ゲート絶縁膜形成プロセスを組み合わせることにより作製した。SRAMデバイス評価により、V_Tマッチング(intra-die)、Static Noise Margin(SNM)バラツキを65nmベースラインテクノロジーに対して約1/2まで低減し、576KbのSRAMマクロにおいてV_<dd>=0.425Vという極めて低い電源電圧(V_<dd>)領域での動作を実証した。
- 2012-01-20
著者
-
王 純志
富士通、あきる野テクノロジセンター
-
大越 克明
富士通株式会社
-
岡部 堅一
富士通株式会社
-
森 年史
富士通株式会社
-
堀 充明
富士通
-
堀 充明
富士通株式会社 次世代LSI開発事業部
-
Thompson S.
Suvolta Inc.
-
藤田 和司
富士通セミコンダクター株式会社
-
鳥居 泰伸
富士通セミコンダクター株式会社
-
堀 充明
富士通セミコンダクター株式会社
-
王 純志
富士通セミコンダクター株式会社
-
Shifren L.
SuVolta Inc.
-
Ranade P.
SuVolta Inc.
-
中川 雅樹
富士通セミコンダクター株式会社
-
岡部 堅一
富士通セミコンダクター株式会社
-
三宅 利紀
富士通セミコンダクター株式会社
-
大越 克明
富士通セミコンダクター株式会社
-
蔵前 正樹
富士通セミコンダクター株式会社
-
森 年史
富士通セミコンダクター株式会社
-
鶴田 智也
富士通セミコンダクター株式会社
-
江間 泰示
富士通セミコンダクター株式会社
関連論文
- トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
- プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
- Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス
- Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス(先端CMOSデバイス・プロセス技術)
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
- 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
- 65nmノード用高性能25nm CMOS技術
- 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 極薄シリコン酸窒化膜の種々の結合形態にある窒素原子の深さ方向分布(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- プラズマ窒化によるシリコン酸窒化膜のX線光電子分光(プロセスクリーン化と新プロセス技術)
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 超低電圧動作を可能にするチャネルエンジニアリング(IEDM特集(先端CMOSデバイス・プロセス技術))
- 超低電圧動作を可能にするチャネルエンジニアリング