岡部 堅一 | 富士通株式会社

スポンサーリンク

概要

• 岡部 堅一の詳細を見る
• 同名の論文著者
• 富士通株式会社の論文著者

関連著者

• 岡部 堅一

  富士通株式会社

• 杉井 寿博

  (株)富士通研究所

• 杉井 寿博

  富士通マイクロエレクトロニクス株式会社

• 池田 圭司

  (株)富士通研究所

• 田島 貢

  富士通株式会社

• 杉井 寿博

  富士通マイクロエレクトロニクス

• 池田 圭司

  半導体miraiプロジェクト 技術研究組合 超先端電子技術開発機構(mirai-aset)

• 大越 克明

  富士通株式会社

• 森 年史

  富士通株式会社

• 助川 和雄

  (株)富士通研究所

• 福留 秀暢

  富士通マイクロエレクトロニクス株式会社

• 佐藤 成生

  富士通マイクロエレクトロニクス株式会社

• 大田 裕之

  富士通研究所

• 福留 秀暢

  富士通研究所

• 岡部 堅一

  富士通マイクロエレクトロニクス

• 池田 圭司

  富士通研究所

• 佐藤 成生

  富士通研究所

• 杉井 寿博

  富士通研究所

• 大田 裕之

  富士通研究所、あきる野テクノロジセンター

• 杉井 寿博

  富士通研究所 デバイス開発部

• 佐藤 成生

  富士通研究所先端cmos開発部

• 福留 秀暢

  富士通マイクロエレクトロニクス

• 山本 智彦

  富士通株式会社

• 金 永ソク

  (株)富士通研究所

• 島宗 洋介

  (株)富士通研究所

• 早見 由香

  (株)富士通研究所

• 助川 和雄

  富士通株式会社

• 池田 和人

  富士通研究所

• 池田 和人

  (株)半導体先端テクノロジーズ(selete)

• 保坂 公彦

  富士通マイクロエレクトロニクス株式会社

• 籾山 陽一

  富士通マイクロエレクトロニクス株式会社

• 川村 和郎

  富士通マイクロエレクトロニクス

• 田島 貢

  富士通マイクロエレクトロニクス

• 保坂 公彦

  富士通研究所

• 籾山 陽一

  富士通研究所

• 宮下 俊彦

  (株)富士通研究所

• 金永 ソク

  (株)富士通研究所

• 山本 知成

  (株)富士通研究所

• 三本杉 安弘

  (株)富士通研究所

• 落水 洋聡

  (株)富士通研究所

• 迫田 恒久

  (株)富士通研究所

• 南方 浩志

  (株)富士通研究所

• 福田 真大

  富士通株式会社

• 久保 智裕

  富士通株式会社

• 大和田 保

  富士通株式会社

• 筑根 敦弘

  (株)富士通研究所

• 池田 和人

  (株)富士通研究所

• 加勢 正隆

  富士通株式会社

• 加瀬 正隆

  富士通

• 籾山 陽一

  富士通(株)

• 筑根 敦弘

  (株)富士通

• 岡部 堅一

  富士通セミコンダクター株式会社

• 大越 克明

  富士通セミコンダクター株式会社

• 畑田 明良

  富士通(株)

• 森 年史

  富士通(株)

• 王 純志

  富士通、あきる野テクノロジセンター

• 田島 貢

  富士通、あきる野テクノロジセンター

• 田村 直義

  富士通研究所

• 助川 和雄

  富士通研究所、あきる野テクノロジセンター

• 堀 充明

  富士通

• 堀 充明

  富士通株式会社 次世代LSI開発事業部

• 田村 直義

  富士通研究所、あきる野テクノロジセンター

• 畑田 明良

  富士通

• Thompson S.

  Suvolta Inc.

• 藤田 和司

  富士通セミコンダクター株式会社

• 鳥居 泰伸

  富士通セミコンダクター株式会社

• 堀 充明

  富士通セミコンダクター株式会社

• 王 純志

  富士通セミコンダクター株式会社

• Shifren L.

  SuVolta Inc.

• Ranade P.

  SuVolta Inc.

• 中川 雅樹

  富士通セミコンダクター株式会社

• 三宅 利紀

  富士通セミコンダクター株式会社

• 蔵前 正樹

  富士通セミコンダクター株式会社

• 森 年史

  富士通セミコンダクター株式会社

• 鶴田 智也

  富士通セミコンダクター株式会社

• 江間 泰示

  富士通セミコンダクター株式会社

もっと見る 閉じる

著作論文

• トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 超低電圧動作を可能にするチャネルエンジニアリング(IEDM特集(先端CMOSデバイス・プロセス技術))

スポンサーリンク