福留 秀暢 | 富士通マイクロエレクトロニクス

スポンサーリンク

概要

• 福留 秀暢の詳細を見る
• 同名の論文著者
• 富士通マイクロエレクトロニクスの論文著者

関連著者

• 福留 秀暢

  富士通マイクロエレクトロニクス株式会社

• 福留 秀暢

  富士通マイクロエレクトロニクス

• 籾山 陽一

  富士通マイクロエレクトロニクス株式会社

• 籾山 陽一

  富士通(株)

• 杉井 寿博

  (株)富士通研究所

• 佐藤 成生

  富士通マイクロエレクトロニクス株式会社

• 杉井 寿博

  富士通マイクロエレクトロニクス株式会社

• 杉井 寿博

  富士通マイクロエレクトロニクス

• 青山 敬幸

  (株)半導体先端テクノロジーズ

• 保坂 公彦

  富士通マイクロエレクトロニクス株式会社

• 福留 秀暢

  富士通研究所

• 田島 貢

  富士通株式会社

• 有本 宏

  MIRAI-Selete

• 有本 宏

  富士通研究所

• 青山 敬幸

  株式会社富士通研究所:(現)selete

• 池田 圭司

  (株)富士通研究所

• 池田 圭司

  半導体miraiプロジェクト 技術研究組合 超先端電子技術開発機構(mirai-aset)

• 大田 裕之

  富士通研究所

• 岡部 堅一

  富士通マイクロエレクトロニクス

• 池田 圭司

  富士通研究所

• 佐藤 成生

  富士通研究所

• 杉井 寿博

  富士通研究所

• 岡部 堅一

  富士通株式会社

• 久保 智裕

  富士通株式会社

• 福留 秀暢

  株式会社富士通研究所

• 青山 敬幸

  株式会社富士通研究所

• 大田 裕之

  富士通研究所、あきる野テクノロジセンター

• 杉井 寿博

  富士通研究所 デバイス開発部

• 佐藤 成生

  富士通研究所先端cmos開発部

• 堀 陽子

  富士通クオリティ・ラボ株式会社

• 川村 和郎

  富士通マイクロエレクトロニクス

• 田島 貢

  富士通マイクロエレクトロニクス

• 保坂 公彦

  富士通研究所

• 籾山 陽一

  富士通研究所

• 有本 宏

  富士通株式会社

• 中島 尚男

  兵庫大

• 畑田 明良

  富士通(株)

• 森岡 博

  富士通(株)

• 森 年史

  富士通(株)

• 助川 和雄

  (株)富士通研究所

• 田島 貢

  富士通、あきる野テクノロジセンター

• 田村 直義

  富士通研究所

• 長谷川 繁彦

  阪大・産研

• 長谷川 繁彦

  大阪大学産業科学研究所

• 助川 和雄

  富士通株式会社

• 大越 克明

  富士通株式会社

• 森 年史

  富士通株式会社

• 助川 和雄

  富士通研究所、あきる野テクノロジセンター

• 森岡 博

  富士通株式会社

• 田川 幸雄

  富士通株式会社 次世代LSI開発事業部

• 籾山 陽一

  富士通株式会社 次世代LSI開発事業部

• 籾山 陽一

  株式会社富士通研究所

• 吉田 英司

  株式会社富士通研究所

• 吉田 英司

  富士通研究所

• 田代 浩子

  株式会社富士通研究所

• 田村 直義

  富士通研究所、あきる野テクノロジセンター

• 中島 尚男

  大阪大学産業科学研究所

• 田川 幸雄

  富士通株式会社

• 青山 敬幸

  富士通研究所

• 鈴木 邦広

  富士通研究所

• 田代 浩子

  富士通研究所

• 多田 陽子

  富士通研究所

• 堀内 敬

  富士通研究所

• 福留 秀暢

  (株)富士通研究所

• 久保 智裕

  富士通(株)

• 有本 宏

  富士通(株)

• 畑田 明良

  富士通

• 岡部 堅一

  富士通セミコンダクター株式会社

• 大越 克明

  富士通セミコンダクター株式会社

もっと見る 閉じる

著作論文

• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
• Sub-50nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制(IEDM(先端CMOSデバイス・プロセス技術))
• ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ゲートLERがsub-50nm N-MOSFETのextension不純物分布へ及ぼす影響の直接評価(IEDM特集(先端CMOSデバイス・プロセス技術))
• Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 酸窒化ゲート絶縁膜を用いたPMOSの不均一なボロンの熱抜け
• 微細MOSトランジスタの加工揺らぎが二次元キャリア分布に及ぼす影響の直接測定
• Sub-100nm MOSFETのエクステンション領域におけるキャリア分布評価(先端CMOS及びプロセス関連技術)

スポンサーリンク