トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(<特集>IEDM(先端CMOSデバイス・プロセス技術))
スポンサーリンク
概要
- 論文の詳細を見る
本論文は45nmノード向けハイパフォーマンスバルクロジックプラットフォーム技術に関する。回路毎に最適化された複数歪技術を用いて、ゲート長35nm,オフ電流100nA/μmにおいてレイアウト依存を抑えつつI_<onn>/I_<onp>=1.22/0.765mA/μmの高い駆動電流を実現した。また、本テクノロジは、最小0.255μm^2セルサイズまでの6T-SRAMセル及び、下層配線層間膜にk値2.25のポーラス膜を用いた9層配線を提供する。これらのテクノロジにより、前世代に対して25%の回路特性の改善を達成した。
- 2008-01-17
著者
-
山本 智彦
富士通株式会社
-
金 永ソク
(株)富士通研究所
-
島宗 洋介
(株)富士通研究所
-
早見 由香
(株)富士通研究所
-
助川 和雄
(株)富士通研究所
-
杉井 寿博
(株)富士通研究所
-
助川 和雄
富士通株式会社
-
池田 和人
富士通研究所
-
池田 和人
(株)半導体先端テクノロジーズ(selete)
-
杉井 寿博
富士通マイクロエレクトロニクス株式会社
-
池田 圭司
(株)富士通研究所
-
池田 圭司
半導体miraiプロジェクト 技術研究組合 超先端電子技術開発機構(mirai-aset)
-
宮下 俊彦
(株)富士通研究所
-
金永 ソク
(株)富士通研究所
-
山本 知成
(株)富士通研究所
-
三本杉 安弘
(株)富士通研究所
-
落水 洋聡
(株)富士通研究所
-
迫田 恒久
(株)富士通研究所
-
南方 浩志
(株)富士通研究所
-
大越 克明
富士通株式会社
-
福田 真大
富士通株式会社
-
岡部 堅一
富士通株式会社
-
久保 智裕
富士通株式会社
-
田島 貢
富士通株式会社
-
大和田 保
富士通株式会社
-
森 年史
富士通株式会社
-
筑根 敦弘
(株)富士通研究所
-
池田 和人
(株)富士通研究所
-
加勢 正隆
富士通株式会社
-
加瀬 正隆
富士通
-
杉井 寿博
富士通マイクロエレクトロニクス
-
筑根 敦弘
(株)富士通
関連論文
- トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
- Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス
- Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス(先端CMOSデバイス・プロセス技術)
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- グリッチキャンセラーによる積和器の低消費電力化
- 界面制御層を用いた高性能Ge MOSトランジスタ
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- デカボランイオン注入による損傷の形成とその増速拡散への影響
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術
- 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
- 極微細ゲートGaN系HEMTの作製とそのショットキー特性の改善(化合物半導体IC及び超高速・超高周波デバイス)
- 65nmノード用高性能25nm CMOS技術
- 65nmノード用高性能25nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Sub-50nm MOSFETにおけるポリゲート起因キャリア分布ばらつきの抑制(IEDM(先端CMOSデバイス・プロセス技術))
- 31a-ZA-4 ランプアニール後のAs注入Si基板の残留欠陥
- 大容量メモリ混載システムLSI用低温プロセスの開発(先端CMOS及びプロセス関連技術)
- 32nm世代以降の高信頼多層配線に向けた超薄膜バリア技術(配線・実装技術と関連材料技術)
- ED2000-92 MOCVD成長GaAs/InGaPヘテロ構造における界面の制御
- 0.8V低電力HEMTプリスケーラ
- 0.7-mW/2-GHzデュアルジュラスプリスケーラIC
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- サイドウォールNOアニールによる0.18μmCMOSの信頼性向上
- 極薄トンネル酸化膜を有するフローティングゲートメモリ : ダイレクトトンネルメモリ(DTM)
- 裏面Ti堆積によるC49-C54 TiSi_2相転移の促進と低抵抗微細電極の形成
- 極薄シリコン酸窒化膜の種々の結合形態にある窒素原子の深さ方向分布(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- プラズマ窒化によるシリコン酸窒化膜のX線光電子分光(プロセスクリーン化と新プロセス技術)
- 角度分解光電子分光を用いたSiO_2/SiN積層膜の窒素濃度分布の解析(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 光電子分光とX線吸収分光を用いた絶縁膜の化学結合状態、結晶化状態およびバンドオフセットの評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 300MHz/1V動作0.8μm SIMOX/CMOS PLLシンセサイザ
- 極微細ゲートGaN系HEMTの作製とそのショットキー特性の改善(化合物半導体IC及び超高速・超高周波デバイス)
- ゲートLERがsub-50nm N-MOSFETのextension不純物分布へ及ぼす影響の直接評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- Sub-30nm NMOSFETにおけるゲートLER起因閾値電圧ばらつきを抑制するための包括的な不純物分布設計法(低電圧/低消費電力技術、新デバイス・回路とその応用)
- インバータ特性電流を用いた低消費電力CMOS回路用デバイス設計
- メタルオーバーゲート構造を用いた低電力・高周波SOI-DTMOS
- 高傾斜角インジウム注入技術を用いるサブ100nm nMOSFETのチャネル制御技術〔含 英文〕 (新しい地球環境と豊かなネットワーク社会を生み出す半導体技術) -- (セッション8 先端デバイス技術--限りなき微細化・高機能化への挑戦)
- サブ0.1μmCMOS技術 (特集 21世紀に向けた研究開発)
- 微細MOSデバイスにおけるオーバーラップ容量の影響
- 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
- Tox,VdスケーリングによるCMOSデバイスの低消費電力化
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- TiSi_2の結晶粒径と配向性がC49-C54相変態に与える影響 : プリアモルファス化注入による相変態促進機構の検討
- サリサイドプロセスにおけるCoSi_2の反応過程
- 極薄Si直接窒化・酸化ゲート絶縁膜の評価
- Cu拡散に対するM(Ti, Ta)-Si-Nのバリア特性
- 微細MOSトランジスタの加工揺らぎが二次元キャリア分布に及ぼす影響の直接測定
- キャパシタレス1T-DRAMのスケーラビリティ : ダブルゲートFinDRAMの提案(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高応力を有する窒化膜使用によるMOSFETの駆動能力向上(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 光CVD法によるSi薄膜の低温選択エピタキシャル成長
- 窒化酸化膜緩衝層を用いた改良LOCOS (ON-LOCOS) 素子分離技術
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- 浅いソース・ドレイン接合をもつ微細pMOSFETの特性
- Ta_2O_5/SiO_2をゲート絶縁膜に用いた微細nMOSFETの試作
- 高濃度チャネルとカウンタドープを用いたサブ0.1μmSOI-MOSFET
- ディープサブミクロンCMOSインバータの遅延時間削減への検討
- ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析
- 温度勾配結晶化法によるポリプロピレンβ晶の転移機構II : 小角X線回折、DSC同時測定
- N_2Oプラズマアニールによるフッ素ドープSiO_2(SiOF)膜の比誘電率の安定化
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 30p-YC-2 HOLZ lineを用いたイオン打ち込みされたSi中のself-interstitialの解析
- 有機酸ドライクリーニングによるコンタクトビア形成による歩留まり・信頼性の向上
- 高速,低電圧動作のためのディープサブミクロンCMOSデバイス技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 不揮発性メモリ・ユニポーラ型ReRAMの90nm世代における回路動作の提案
- 招待講演 システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション (シリコン材料・デバイス)
- 招待講演 システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション (集積回路)
- 超低電圧動作を可能にするチャネルエンジニアリング(IEDM特集(先端CMOSデバイス・プロセス技術))
- 招待講演 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション (集積回路)
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- システムLSI混載用STT-MRAMの高性能化とBEOLへのインテグレーション(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 混載SRAM置き換え用STT-MRAMの高性能化とインテグレーション(先端メモリ)
- STT-MRAMの特性改善に向けたダミーフリー層と2重トンネル接合を有する新しいMTJ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)