低消費電力SRAM向けチャージトランスファアンプとエンコードバス
スポンサーリンク
概要
- 論文の詳細を見る
チャージトランスファセンスアンプとエンコードバス信号を用いた低消費電力SRAMを提案し、検討した。前者は、ペアトランジスタ間の閾値ばらつきを補償し、後者はスイッチ動作する信号配線の本数を減らす。これらは我々の提案する低消費電力DLLによりタイミング制御される。DLLは8個の遅延ユニットを持つ。各ユニットは、電圧制御された遅延回路と、通常のインバータ遅延回路との直列の組み合わせで構成した。試作した2K×16ビットのSRAMは電源電圧1V において、50MHz消費電力5mWで動作した。
- 社団法人電子情報通信学会の論文
- 1997-10-16
著者
-
若山 繁俊
富士通研究所システムLSI開発研究所
-
若山 繁俊
(株)富士通研究所
-
森 俊彦
株式会社富士通研究所
-
森 俊彦
富士通研究所
-
助川 和雄
富士通株式会社
-
川嶋 将一郎
富士通研究所
-
笹川 隆平
富士通研究所
-
濱湊 真
富士通研究所
-
助川 和雄
富士通・半導体プロセス開発部
-
福士 功
富士通研究所
-
川嶋 将一郎
富士通マイクロエレクトロニクス・システムマイクロ事業部
-
森 俊彦
富士通
-
濱湊 真
株)富士通研究所 システムlsi開発研究所
関連論文
- トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術(IEDM(先端CMOSデバイス・プロセス技術))
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
- プロセス最適化によるSiGeソース・ドレインPMOSFETの性能向上
- 量子化機能素子のためのAs-Grownナノ構造の作成
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- グリッチキャンセラーによる積和器の低消費電力化
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 不純物閉じ込め層(DCL)を有するサブ40nm高性能CMOS特性(IEDM(先端CMOSデバイス・プロセス技術))
- マルチエミッタ型RHETを用いた論理集積回路
- ダブルエミッタRHET構造を有するSRAMセル
- サイドウォールNOアニールによる0.18μmCMOSの信頼性向上
- 10Gbpsx4-channel CMOSパラレルインターフェース(VSLI一般(ISSCC'03関連特集))
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 300MHz/1V動作0.8μm SIMOX/CMOS PLLシンセサイザ
- 強誘電体メモリ技術
- チップ間高速信号伝送用イコライズ技術
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- SRAM用電荷転送センスアンプにおけるペアトランジスタ閾値ばらつきの影響の検討
- DRAM用Multi-Phase DLL
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- 低電圧FeRAM向け ビット線GNDセンス方式
- 組込み向け4-way VLIWプロセッサにおけるキャッシュ制御ユニットの高性能化技術
- 1V 50MHz 10.5mW低消費電力DSPコア
- 1V 50MHz 10.5mW低消費電力DSPコア
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 1V 低電圧コンタクトプログラム式マスクROMの高速センス方式
- 高速・低消費電力スプリットレベルバスの提案
- 高速・低消費電力スプリットレベルバスの提案
- 1V 50MH_z 10.5mW 低消費電力 DSP コア
- 高速・低消費電力スプリットレベルバスの提案
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 90nm CMOSテクノロジを用いた3バンド対応W-CDMA用電力増幅器IC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)