1V 50MHz 10.5mW低消費電力DSPコア

スポンサーリンク

概要

• 論文の詳細を見る

• 0.25μmデュアルVtプロセスを用いて1V動作に適したセルライブラリ、SRAM/ROMマクロを準備し、16bit固定小数点DSPを試作した。電源電圧1V,50MHzにおいてPDCハーフレート音声CODECを従来技術のDSPより42%少ない10.5mWの低消費電力で実現した。このDSPにはSRAMにブースト電圧を供給するために変換効率が59%と高くかつ待機時電力が10μWと小さい内部昇圧電源を設け、また外部インターフェースとの接続のためクランプ機能をもち450psと高速な1Vから2.5Vへのレベルコンバーターを組み込んだ。デュアルVt回路により待機時のリーク電力は通常のCMOSと同等に抑えることができた。

• 社団法人電子情報通信学会の論文
• 1999-10-28

著者

• 笹川 隆平

  (株)富士通研究所

• 濱湊 真

  (株)富士通研究所

• 川嶋 将一郎

  (株)富士通研究所

• 福士 功

  (株)富士通研究所システムLSI開発研究所LSIテクノロジ研究部

• 福士 功

  (株)富士通研究所 システムlsi開発研究所

• 川嶋 将一郎

  富士通マイクロエレクトロニクス・システムマイクロ事業部

• 大江 良一

  (株)富士通研究所システムlsi開発研究所

• 塩田 哲義

  (株)富士通研究所

• 柴本 亘

  (株)富士通研究所

• 柴本 亘

  富士通株式会社

• 土屋 篤

  (株)富士通研究所システムlsi開発研究所

• 石原 輝雄

  (株)富士通研究所システムLSI開発研究所

• 濱湊 真

  株)富士通研究所 システムlsi開発研究所

• 石原 輝雄

  (株)富士通研究所 システムlsi開発研究所

関連論文

• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
• マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
• グリッチキャンセラーによる積和器の低消費電力化
• B-17-14 ソフトウェア無線向け準固定ハードウェアの構成(B-17.ソフトウェア無線)
• B-5-60 ソフトウェア無線向け準固定ハードウェアの検討
• 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
• 90-65nmテクノロジーに対応できるオンチップメモリは?
• 強誘電体メモリを利用したセキュアDPGA
• 強誘電体メモリを利用したセキュアDPGA
• 強誘電体メモリを利用したセキュアDPGA
• 強誘電体メモリ技術
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
• 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
• 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
• SRAM用電荷転送センスアンプにおけるペアトランジスタ閾値ばらつきの影響の検討
• 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
• CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
• マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
• 地上波デジタル放送用OFDM復調LSIの開発 (「VLSI一般」)
• 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用
• マスクパタンからの論理回路図復元方法の検討
• 1V50MHz10.5mW低消費電力DSPコア
• 1V 50MHz 10.5mW低消費電力DSPコア
• 1V 50MHz 10.5mW低消費電力DSPコア
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
• 低消費電力16ビット固定小数点DSP
• 低消費電力16ビット固定小数点DSP
• 低消費電力16ビット固定小数点DSP
• 柔軟性のある乗算器モジュールジェネレータの開発
• 1V 低電圧コンタクトプログラム式マスクROMの高速センス方式
• 高速・低消費電力スプリットレベルバスの提案
• 高速・低消費電力スプリットレベルバスの提案
• 1V 50MH_z 10.5mW 低消費電力 DSP コア
• 高速・低消費電力スプリットレベルバスの提案
• 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
• センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
• センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク