低消費電力16ビット固定小数点DSP
スポンサーリンク
概要
- 論文の詳細を見る
携帯端末用に低消費電力16ビット固定小数点DSPを開発した。積和器を2重化(DualMAC)し、それぞれを交互(altemative)に動作させるアーキテクチャを採用した。このアーキテクチャは低電源電圧下でも高い処理能力が得られ、消費電力削減に効果的であった。試作したチップではPSI-CELPCODECはl.2V、40MHzで動作し11mWの消費電力であった。
- 社団法人電子情報通信学会の論文
- 1999-10-28
著者
-
片山 浩
富士通(株)
-
近藤 真哉
富士通株式会社
-
川嶋 将一郎
富士通マイクロエレクトロニクス・システムマイクロ事業部
-
高橋 耕治
富士通東北ディジタル・テクノロジ(株)
-
福田 英明
(株)富士通研究所システムlsi開発研究所第一開発プロジェクト部
-
石原 輝雄
(株)富士通研究所システムLSI開発研究所
-
篠木 徹
(株)富士通研究所システムLSI開発研究所第一開発プロジェクト部
-
近藤 真哉
(株)富士通研究所システムLSI開発研究所第一開発プロジェクト部
-
周 凉
(株)富士通研究所システムLSI開発研究所第一開発プロジェクト部
-
宮城 覚
富士通(株)
-
岩本 正美
富士通LSIテクノロジ(株)
-
石原 輝雄
(株)富士通研究所 システムlsi開発研究所
関連論文
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- B-17-14 ソフトウェア無線向け準固定ハードウェアの構成(B-17.ソフトウェア無線)
- B-5-60 ソフトウェア無線向け準固定ハードウェアの検討
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリ技術
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- SRAM用電荷転送センスアンプにおけるペアトランジスタ閾値ばらつきの影響の検討
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- 1V 50MHz 10.5mW低消費電力DSPコア
- 1V 50MHz 10.5mW低消費電力DSPコア
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 低消費電力DSP/CPU搭載システムLSIの開発 : PDCの音声コーデック用に開発した低消費電力DSPと制御用のCPUを1チップ上に集積したシステムLSIの開発
- 低消費電力DSP/CPU搭載システムLSIの開発 : PDCの音声コーデック用に開発した低消費電力DSPと制御用のCPUを1チップ上に集積したシステムLSIの開発
- 低消費電力DSP/CPU搭載システムLSIの開発 : PDCの音声コーデック用に開発した低消費電力DSPと制御用のCPUを1チップ上に集積したシステムLSIの開発
- 低消費電力16ビット固定小数点DSP
- 1V 低電圧コンタクトプログラム式マスクROMの高速センス方式
- 高速・低消費電力スプリットレベルバスの提案
- 高速・低消費電力スプリットレベルバスの提案
- 1V 50MH_z 10.5mW 低消費電力 DSP コア
- 高速・低消費電力スプリットレベルバスの提案
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)