1V 低電圧コンタクトプログラム式マスクROMの高速センス方式
スポンサーリンク
概要
- 論文の詳細を見る
低電圧動作の4K X 8bit ROM を 0.25μm dual Vt CMOSプロセスで試作し、1Vでアクセス時間5.7ns、消費電力2.2mW(100MHz)の結果を得た。高ゲインでセンス電位の低いカスコード接続センスアンプを用い、ダミーセンスアップでビット線プリチャージ期間を制御して、プログラムデータ依存のビット線容量によらず高速センスを可能とした。また、ワード線分岐のメモリセルレイアウトにより、セル面積の増大を抑えつつ昇圧無しで高速センス動作に十分なセル電流を確保している。
- 2000-04-13
著者
-
笹川 隆平
(株)富士通研究所
-
川嶋 将一郎
(株)富士通研究所
-
福士 功
(株)富士通研究所システムLSI開発研究所LSIテクノロジ研究部
-
福士 功
(株)富士通研究所 システムlsi開発研究所
-
川嶋 将一郎
富士通マイクロエレクトロニクス・システムマイクロ事業部
-
濱湊 真
株)富士通研究所 システムlsi開発研究所
関連論文
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- グリッチキャンセラーによる積和器の低消費電力化
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリ技術
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- SRAM用電荷転送センスアンプにおけるペアトランジスタ閾値ばらつきの影響の検討
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- 1V 50MHz 10.5mW低消費電力DSPコア
- 1V 50MHz 10.5mW低消費電力DSPコア
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 1V 低電圧コンタクトプログラム式マスクROMの高速センス方式
- 高速・低消費電力スプリットレベルバスの提案
- 高速・低消費電力スプリットレベルバスの提案
- 1V 50MH_z 10.5mW 低消費電力 DSP コア
- 高速・低消費電力スプリットレベルバスの提案
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)