高速・低消費電力スプリットレベルバスの提案
スポンサーリンク
概要
- 論文の詳細を見る
スプリットレベルバスを提案する。具体的回路はクロックトCMOSインバータのpMOS接続ノードとnMOS接続ノードをバス配線として引き延ばした形である。バス配線は2本となるが、VDD-Vtの小振幅となり負荷容量の駆動電力を下げられる。また、レシーバ側はチャージトランスファアンプとして働き、rise/fallのエッジから動作し高速である。試作した10mmのスプリットレベルバスでは、VDD 1Vにおいて通常の1V振幅バスに比べ、1/3の消費電力と、1/2の遅延時間を得た。
- 1999-12-02
著者
-
川嶋 将一郎
富士通マイクロエレクトロニクス・システムマイクロ事業部
-
濱湊 真
株式会社富士通研究所
-
濱湊 真
株)富士通研究所 システムlsi開発研究所
-
川嶋 将一郎
株式会社富士通研究所システムLSI開発研究所
-
福士 功
株式会社富士通研究所システムLSI開発研究所
関連論文
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリ技術
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- SRAM用電荷転送センスアンプにおけるペアトランジスタ閾値ばらつきの影響の検討
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- B-5-212 地上デジタル波監視用 LSI
- 地上デジタル波監視装置用LSIの開発
- 1V 50MHz 10.5mW低消費電力DSPコア
- 1V 50MHz 10.5mW低消費電力DSPコア
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 1V 低電圧コンタクトプログラム式マスクROMの高速センス方式
- 高速・低消費電力スプリットレベルバスの提案
- 高速・低消費電力スプリットレベルバスの提案
- 1V 50MH_z 10.5mW 低消費電力 DSP コア
- 高速・低消費電力スプリットレベルバスの提案
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)