改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
スポンサーリンク
概要
- 論文の詳細を見る
センスアンプ内のMOS FETの閾値アンバランスを完全に補正できる改良型のチャージトランスファセンスアンプを提案する。また、低電源電圧で高速動作と低リーク電流を両立させ、かつリークカットのための面積増加の少ないデュアル-Vth CMOS回路を提案する。これらの回路技術を適用して0.25μmの低消費電力・低電源電圧2k x 16b SRAMマクロを設計・試作した。電源電圧1V(ブースト1.5V), 100MHz, 85℃で、アクセスタイム7.0ns、消費電力3.9mWの測定結果を得たので報告する。
- 社団法人電子情報通信学会の論文
- 1998-10-16
著者
-
笹川 隆平
(株)富士通研究所
-
濱湊 真
(株)富士通研究所
-
川嶋 将一郎
(株)富士通研究所
-
福士 功
(株)富士通研究所システムLSI開発研究所LSIテクノロジ研究部
-
福士 功
(株)富士通研究所 システムlsi開発研究所
-
川嶋 将一郎
富士通マイクロエレクトロニクス・システムマイクロ事業部
-
伊澤 哲夫
富士通株式会社usli開発部
-
濱湊 真
株)富士通研究所 システムlsi開発研究所
関連論文
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低電圧センスアンプにおけるペアトランジスタばらつきの影響の検討
- マルチVth 0.35μm CMOSテクノロジ 1V 50MHz 15mW 32Kb SRAM
- グリッチキャンセラーによる積和器の低消費電力化
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリを利用したセキュアDPGA
- 強誘電体メモリ技術
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
- SRAM用電荷転送センスアンプにおけるペアトランジスタ閾値ばらつきの影響の検討
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式
- 地上波デジタル放送用OFDM復調LSIの開発 (「VLSI一般」)
- 1V 50MHz 10.5mW低消費電力DSPコア
- 1V 50MHz 10.5mW低消費電力DSPコア
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力SRAM向けチャージトランスファアンプとエンコードバス
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 低消費電力16ビット固定小数点DSP
- 1V 低電圧コンタクトプログラム式マスクROMの高速センス方式
- 高速・低消費電力スプリットレベルバスの提案
- 高速・低消費電力スプリットレベルバスの提案
- 1V 50MH_z 10.5mW 低消費電力 DSP コア
- 高速・低消費電力スプリットレベルバスの提案
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 強誘電体メモリ(FeRAM)の技術動向 : 〜2010とこれから(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- センサーネット・エネルギーハーベスティングシステムに向けた超低消費電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)