符号選択式Booth Encoderを用いた54×54bコンパクト乗算器

スポンサーリンク

概要

• 論文の詳細を見る

• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器を開発した。Boothのアルゴリズムに改良を加えることにより、Booth Selectorの回路規模を半分に削減し、54×54b乗算器をわずか60,797Tr.、コア面積1.27mm^2で実現し、当社従来型乗算器と比較してトランジスタ数で24%、面積で21%の削減を達成した。動作速度は4.1nsで、従来方式と同程度の動作速度を確保しつつ、回路規模は世界最少である。また、26×26b乗算器に符号選択式Booth Encoderを適用しても同様に回路規模の削減が実現できる。

• 社団法人電子情報通信学会の論文
• 1997-04-24

著者

• 後藤 源助

  富士通研究所

• 後藤 源助

  株式会社富士通研究所

• 伊澤 哲夫

  富士通(株)プロセス開発部

• 大江 良一

  (株)富士通研究所システムlsi開発研究所

• 伊澤 哲夫

  (株)富士通

• 伊澤 哲夫

  富士通株式会社usli開発部

• 井上 淳樹

  (株)富士通研究所

• 柏倉 正一郎

  (株)富士通研究所

• 御手洗 伸

  富士通株式会社

• 鶴 隆行

  富士通株式会社

• 後藤 源助

  (株)富士通研究所

• 後藤 源助

  山形大学理工学研究科

関連論文

• 複合ゲ-トアレ-
• 移動度の電界依存性を考慮したMES FETの1次元解析
• 0.25μmロジックデバイスのための10μm^2フルCMOS-SRAMテクノロジー
• 1A-5 FPGAに適した複素乗算器構造の検討および評価(並列処理と動的再構成技術,一般セッション,アーキテクチャ)
• ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 乗算器の回野規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
• DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
• 可変段数パイプラインを用いた低電力演算器の評価
• システムLSIに輝かしい未来はあるか?
• 500MHz 288Kb On-chip Cache向けCMOS SRAM macro
• LSI, PCB一体ノイズ解析CADシステム(パッケージの電気解析・CAD技術,次世代電子機器における先端実装技術と電磁波ノイズ低減技術論文)
• 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー(アナログ・デジアナ・センサ,通信用LSI)
• エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 低振幅チャージ再利用型低電力SOI加算器
• 低振幅チャージ再利用型低電力SOI加算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
• 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
• 改良型チャージトランスファーセンスアンプとデュアル-Vth CMOS回路を用いた低消費電力SRAM
• SRAM用電荷転送センスアンプにおけるペアトランジスタ閾値ばらつきの影響の検討
• 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
• Tox,VdスケーリングによるCMOSデバイスの低消費電力化
• JBIG対応二値画像CODEC-LSIの開発
• 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
• ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
• ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
• 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
• ループアドレスレジスタを用いた命令キャッシュ機構
• CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
• 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
• プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
• TA-1-3 IPによる再利用設計の必要性と設計課題
• 1-10 1チップMUSEデコーダの開発
• マスクパタンからの論理回路図復元方法の検討
• マスタスライスのセル自動合成の検討
• 1V50MHz10.5mW低消費電力DSPコア
• On Die電源ノイズ観測技術とPower Gating技術開発への応用 (特集 研究開発最前線)
• 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー (情報センシング)
• 1V 50MHz 10.5mW低消費電力DSPコア
• 1V 50MHz 10.5mW低消費電力DSPコア
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• 0.35μm CMOSトランジスタのホットキャリア解析 : 論理回路におけるホットキャリア効果の検証
• 柔軟性のある乗算器モジュールジェネレータの開発
• DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
• DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
• ハ-フミクロンCMOSスタンダ-ドセル (半導体-1-)
• 1V 50MH_z 10.5mW 低消費電力 DSP コア
• 3次元積層型乗算器の回路分割手法に関する研究(学生・若手研究会)
• FETトリガ方式を用いるガン効果論理素子
• 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• 低消費電力LSIのための電源電圧制御技術(招待講演)
• 3次元積層型浮動小数点乗算器の回路分割手法に関する研究
• 3次元積層型浮動小数点乗算器の回路分割手法に関する研究
• 低消費電力LSIのための電源電圧制御技術
• エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
• エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
• CT-2-3 パワーゲーティングとアダプティブ技術(CT-2.省エネルギー化のためのLSIと給電技術-Green by ITとGreen of IT-,ソサイエティ企画)

もっと見る 閉じる

スポンサーリンク