LSI, PCB一体ノイズ解析CADシステム(パッケージの電気解析・CAD技術,<特集>次世代電子機器における先端実装技術と電磁波ノイズ低減技術論文)
スポンサーリンク
概要
- 論文の詳細を見る
ディジタル機器の動作周波数の高速化とLSI動作電圧の低電圧化に伴って,LSI, PKG, SIP及びPCB等から構成されるこれらの機器において,電源グランドバウンスノイズ,同時スイッチングノイズ, EMI等のノイズ問題のために開発期間の長期化とコスト増加の問題が顕在化している.我々はLSI, PCB一体の大規模解析を設計上流段階から設計完了後の検証段階までのすべての設計段階において適用することにより最適なノイズ対策設計の作り込みを実現可能なCADシステムを構築して装置設計に適用した.これによりノイズ問題発生による設計手戻りの発生を撲滅することができた.本論文では本システムの特徴と適用事例及び効果について説明する.
- 社団法人電子情報通信学会の論文
- 2006-11-01
著者
-
佐藤 敏郎
富士通アドバンストテクノロジ株式会社
-
井上 淳樹
株式会社富士通研究所システムlsi開発研究所soc設計技術研究部
-
佐藤 敏郎
富士通株式会社
-
折原 広幸
富士通株式会社
-
藤森 省吾
富士通株式会社
-
登坂 正喜
富士通株式会社
-
井上 淳樹
(株)富士通研究所
-
藤森 省吾
富士通アドバンストテクノロジ株式会社
-
登坂 正喜
富士通アドバンストテクノロジ株式会社
関連論文
- LSI, PCB一体ノイズ解析CADシステム(パッケージの電気解析・CAD技術,次世代電子機器における先端実装技術と電磁波ノイズ低減技術論文)
- LSI-PCBシステムレベルノイズ解析(電気設計,システム実装を支える設計・シミュレーション技術)
- 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー(アナログ・デジアナ・センサ,通信用LSI)
- エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低振幅チャージ再利用型低電力SOI加算器
- 低振幅チャージ再利用型低電力SOI加算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
- Tox,VdスケーリングによるCMOSデバイスの低消費電力化
- LSI,PCB一体ノイズ解析CADシステム(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- LSI,PCB一体ノイズ解析CADシステム(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
- 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用
- プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
- プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
- On Die電源ノイズ観測技術とPower Gating技術開発への応用 (特集 研究開発最前線)
- 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー (情報センシング)
- PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
- PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
- PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
- B-4-61 電磁波と回路の融合シミュレーションによるクロック信号解析
- LSI,PCB協調解析技術(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- LSI,PCB協調解析技術(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- シグナルインテグリティデザインシステム「SignalAdviser」 (全冊特集 高速伝送時代に対応するプリント配線板の最新動向--新多層化プロセスを支える材料と一括積層基板技術) -- (設計・製造・検査装置編)
- 電気特性シミュレーション : SignalAdviser (特集 エンジニアリングクラウド)
- 低消費電力LSIのための電源電圧制御技術(招待講演)
- 低消費電力LSIのための電源電圧制御技術
- エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
- CT-2-3 パワーゲーティングとアダプティブ技術(CT-2.省エネルギー化のためのLSIと給電技術-Green by ITとGreen of IT-,ソサイエティ企画)