1V50MHz10.5mW低消費電力DSPコア

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文
• 1999-10-28

著者

• 大江 良一

  (株)富士通研究所システムlsi開発研究所

• 塩田 哲義

  (株)富士通研究所 システムlsi開発研究所

関連論文

• グリッチキャンセラーによる積和器の低消費電力化
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• マスクパタンからの論理回路図復元方法の検討
• 1V50MHz10.5mW低消費電力DSPコア
• 1V 50MHz 10.5mW低消費電力DSPコア
• 1V 50MHz 10.5mW低消費電力DSPコア
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
• 柔軟性のある乗算器モジュールジェネレータの開発
• 1V 50MH_z 10.5mW 低消費電力 DSP コア

もっと見る 閉じる

スポンサーリンク