柔軟性のある乗算器モジュールジェネレータの開発

概要

論文の詳細を見る
乗算器やROM/RAMなどのように規則構造を持つモジュールレイアウトの自動生成は、これまでにもASICの設計によく用いられ、高機能化や短納期化に大きく役立ってきた。しかしながら従来の自動生成は、あらかじめ作成されている専用セルを規則的に並べるという方法が一般的で、与えられた入力に対して1つのレイアウト結果しか得られず、モジュール形状や端子位置の変更などを容易に行うことはできなかった。そのため、今後さらに高集積化・高速化・多様化が進むASICに対応するには、回路の構成からレイアウトに至るまで、もっとユーザの意図が反映できる柔軟性のあるモジュールの自動生成が必要となってきている。本モジュールジェネレータでは、回路の接続と各セルの配置は設計者が記述し、配線はすべて自動で行う方式により、こうした問題の解決を図った。この方式では設計者自身の記述により、回路構成の変更や自動配線のトライアル、さらには端子位置/モジュール形状の決定などを容易に行うことができる。このような方式を用いたモジュールジェネレータの最初のターゲットとして、任意ビットの乗算器を自動生成する乗算器モジュールジェネレータの開発を行った。自動配線を用いたことにより、従来規則化がンしく自動生成には用いられていなかったWallace Tree方式の採用など回路構成の最適化や配置/配線のトライアルが可能となり、高機能な乗算器モジュールが自動生成できた。
一般社団法人情報処理学会の論文
1992-09-28

柔軟性のある乗算器モジュールジェネレータの開発

スポンサーリンク

概要

著者

関連論文

スポンサーリンク