マスタスライスのセル自動合成の検討
スポンサーリンク
概要
- 論文の詳細を見る
マスタスライスはチップ内のセルの配置配線を自動で行うため、チップ開発のターンアラウンドタイムの短い、有効な設計方法である。しかし、チップの大規模化に伴い、予め用意しておくセルの数が大幅に増加し、セルパターンを人手で準備しておくことが大変な作業になり始めている。そこで我々は、セルパターンを自動的に作成して行く方法の検討を行った。
- 一般社団法人情報処理学会の論文
- 1986-10-01
著者
-
佐藤 眞司
(株)富士通研究所
-
後藤 源助
富士通研究所
-
後藤 源助
株式会社富士通研究所
-
後藤 源助
(株)富士通研究所
-
町田 泰秀
(株)富士通
-
堤 定雄
(株)富士通
-
後藤 源助
山形大学理工学研究科
-
町田 泰秀
富士通
関連論文
- 複合ゲ-トアレ-
- 移動度の電界依存性を考慮したMES FETの1次元解析
- 1A-5 FPGAに適した複素乗算器構造の検討および評価(並列処理と動的再構成技術,一般セッション,アーキテクチャ)
- ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回野規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- 可変段数パイプラインを用いた低電力演算器の評価
- システムLSIに輝かしい未来はあるか?
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- JBIG対応二値画像CODEC-LSIの開発
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ループアドレスレジスタを用いた命令キャッシュ機構
- 部分一括露光における近接効果補正
- TA-1-3 IPによる再利用設計の必要性と設計課題
- 1-10 1チップMUSEデコーダの開発
- マスクパタンからの論理回路図復元方法の検討
- マスタスライスのセル自動合成の検討
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- LSI故障診断システム
- 3次元積層型乗算器の回路分割手法に関する研究(学生・若手研究会)
- FETトリガ方式を用いるガン効果論理素子
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究