1-10 1チップMUSEデコーダの開発
スポンサーリンク
概要
- 論文の詳細を見る
System considerations in the development of a 3rd-generation MUSE video signal decoder implemented on a single chip are described. We achieved low cost while improving picture quality through improvements in the moving picture filter and through development of special interfacing circuity which made it possible to use low cost general purpose synchronous DRAMs instead of specialized FIFO DRAMs.
- 社団法人映像情報メディア学会の論文
- 1995-07-26
著者
-
大坪 公太
株式会社富士通研究所
-
青木 哲雄
富士通株式会社
-
後藤 源助
富士通研究所
-
後藤 源助
株式会社富士通研究所
-
小檜山 清之
(株)富士通研究所 システムLSI開発研究所
-
浅見 文孝
富士通株式会社
-
浅見 文孝
富士通
-
浅見 文孝
富士通株式会社pdp事業部
-
後藤 源助
(株)富士通研究所
-
大坪 公太
(株)富士通研究所
-
高橋 秀長
(株)富士通研究所
-
永田 英稔
(株)富士通研究所
-
高橋 秀長
富士通(株)電子デバイス事業本部
-
後藤 源助
山形大学理工学研究科
関連論文
- DVD向けMPEG2デコーダ統合LSIの開発
- 複合ゲ-トアレ-
- 移動度の電界依存性を考慮したMES FETの1次元解析
- 1A-5 FPGAに適した複素乗算器構造の検討および評価(並列処理と動的再構成技術,一般セッション,アーキテクチャ)
- ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回野規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- 可変段数パイプラインを用いた低電力演算器の評価
- システムLSIに輝かしい未来はあるか?
- ディペンダビリティとセキュリティ : デバイス、アーキテクチャ、ソフトウェア(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 4.画像圧縮用LSI(画像信号処理LSI)
- 素因数分解ハードウェアTWIRLの実現可能性に関する検討報告(II)
- 素因数分解ハードウェアTWIRLの実現可能性に関する検討報告(I)
- 素因数分解ハードウェアTWIRLの実現可能性に関する検討報告(II)
- 素因数分解ハードウェアTWIRLの実現可能性に関する検討報告(I)
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- ディペンダビリティとセキュリティ : デバイス、アーキテクチャ、ソフトウェア(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- JBIG対応二値画像CODEC-LSIの開発
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ループアドレスレジスタを用いた命令キャッシュ機構
- 32Mbpsデータ放送対応ストリーム取込アーキテクチャの開発 : PC拡張ボードへの適用
- 16-8 第2世代MUSEデコーダLSIの開発 : 映像
- TA-1-3 IPによる再利用設計の必要性と設計課題
- 1-10 1チップMUSEデコーダの開発
- マスクパタンからの論理回路図復元方法の検討
- マスタスライスのセル自動合成の検討
- 低電圧駆動MUSE-LSIセットの開発 : 第2.5世代MUSE-LSIセット
- 16-9 第2世代MUSEデコーダLSIの開発 : 音声
- 16-7 第2世代MUSEデコーダLSIの開発 : アーキテクチャー
- 大型カラーPDP
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- ストリームの記録・特殊再生に対応したMPEG2 MP@HL デコーダ LSI
- MPEG2 MP@HL対応ディジタルTV用システムLSIの開発
- MPEG2 MP@HL対応ディジタルTV用システムLSIの開発
- MPEG2MP@HL対応ディジタルTV用システムLSIの開発
- MPEG2MP@HL対応ディジタルTV用システムLSIの開発
- 特殊再生に対応したディジタルTV記録再生システム用MPEG2 HDTVビデオデコーダLSI
- 6-7 低電圧駆動MUSE-LSIセットの開発 : 第2.5世代MUSE-LSIセット及び発局切り替え対応LSI
- 1C-7 ディジタル放送用システムLSIの開発
- 3次元積層型乗算器の回路分割手法に関する研究(学生・若手研究会)
- FETトリガ方式を用いるガン効果論理素子
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究