ループアドレスレジスタを用いた命令キャッシュ機構

スポンサーリンク

概要

論文の詳細を見る
本研究では、ループに着目したキャッシュ機構について述べる。プロセッサとメインメモリのアクセス速度の差を解消するためにキャッシュが用いられている。キャッシュはサイズの増加に伴い性能も向上するが、同時に消費電力も増加してしまう。そこでループのみを専用キャッシュに格納して、キャッシュサイズを削減させる。ループを動的に検出する方法としてループアドレスレジスタ (LAR) がある。 LAR は分岐命令、およびジャンプ命令のターゲットアドレスを格納する。本研究では LAR に格納できるターゲットアドレス数と同数のループキャッシュを導入する手法を提案する。アーキテクチャレベルのシミュレータによる検証の結果、ループキャッシュを分割した場合、1 つのループキャッシュを用いた従来手法よりもキャッシュサイズを 1KB 少なくしたうえで、IPC が約 50% 向上した事が示された。
2009-10-19

著者

関連論文

もっと見る

スポンサーリンク