DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
現在市場に出ている動画像を扱うシステムLSIには、画像や音声の伸張技術としてDCTが扱われている。一般的に、DCTのように処理が複雑で汎用のプロセッサだけで扱うと演算時間が非常にかかってしまう処理には、DSPのような専用のプロセッサを用意する。しかしチップにDSPを乗せるとハードウェアコストが非常に増えてしまう。そこでハードウェアコストの増加をできるだけ抑えしかも高速であるようにプロセッサの構造を最適化する必要性が出てくる。本研究ではDCTでもっとも演算時間のかかるΣの演算を専用に扱うハードウェアとして積和演算、Σ演算器を取り土げ、それぞれのプロセッサのみの場合とDCTブロックをプロセッサに組み込んだ場合での演算時間とハードウェアコストを比較した。結果として演算時間は積和演算器、Σ演算器ともに約40%短縮し、ハードウェアコストは積和演算器で約48%、Σ演算器で約46%削減できた。
- 社団法人電子情報通信学会の論文
- 2004-01-15
著者
-
後藤 源助
山形大学大学院理工学研究科情報科学専攻
-
後藤 源助
富士通研究所
-
後藤 源助
株式会社富士通研究所
-
多田 十兵衛
山形大学工学部
-
後藤 源助
山形大学工学部
-
関根 敦司
山形大学工学部
-
多田 十兵衛
山形大学大学院理工学研究科
-
多田 十兵衛
山形大学理工学研究科
-
後藤 源助
山形大学理工学研究科
-
多田 十兵衛
東北大学サイバーサイエンスセンター
関連論文
- 複合ゲ-トアレ-
- 移動度の電界依存性を考慮したMES FETの1次元解析
- 1A-5 FPGAに適した複素乗算器構造の検討および評価(並列処理と動的再構成技術,一般セッション,アーキテクチャ)
- ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回野規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- 可変段数パイプラインを用いた低電力演算器の評価
- システムLSIに輝かしい未来はあるか?