後藤 源助 | 株式会社富士通研究所
スポンサーリンク
概要
関連著者
-
後藤 源助
株式会社富士通研究所
-
後藤 源助
山形大学理工学研究科
-
後藤 源助
富士通研究所
-
後藤 源助
山形大学大学院理工学研究科情報科学専攻
-
多田 十兵衛
山形大学大学院理工学研究科
-
多田 十兵衛
山形大学理工学研究科
-
多田 十兵衛
東北大学サイバーサイエンスセンター
-
江川 隆輔
東北大学大学院情報科学研究科
-
後藤 源助
山形大学工学部
-
多田 十兵衛
山形大学工学部
-
中村 維男
東北大学大学院情報科学研究科情報基礎科学専攻
-
中村 維男
東北大学大学院情報科学研究科
-
中村 維男
東京工業大学
-
後藤 源助
(株)富士通研究所
-
多田 十兵衛
山形大学大学院理工学研究科情報科学専攻
-
江川 隆輔
東北大学サイバーサイエンスセンター:jst Crest
-
鈴木 健一
東北工業大学
-
陳 俊中
東北大学大学院情報科学研究科
-
鈴木 健一
東北大学大学院情報科学研究科
-
大江 良一
(株)富士通研究所システムlsi開発研究所
-
エドウイン 陳俊中
東北大学大学院情報科学研究科
-
小林 広明
東北大学
-
小林 広明
東北大学サイバーサイエンスセンター
-
関根 敦司
山形大学工学部
-
伊澤 哲夫
富士通(株)プロセス開発部
-
伊澤 哲夫
(株)富士通
-
伊澤 哲夫
富士通株式会社usli開発部
-
井上 淳樹
(株)富士通研究所
-
江川 隆輔
東北大学サイバーサイエンスセンター|JST CREST
-
柏倉 正一郎
(株)富士通研究所
-
御手洗 伸
富士通株式会社
-
鶴 隆行
富士通株式会社
-
小林 広明
東北大学サイバーサイエンスセンター|科学技術振興機構戦略的創造研究推進事業
-
江川 隆輔
東北大学サイバーサイエンスセンター
-
佐野 啓一郎
山形大学
-
町田 泰秀
(株)富士通
-
町田 泰秀
富士通
-
川合 一茂
山形大学理工学研究科
-
江川 隆輔
東北大学
-
大坪 公太
株式会社富士通研究所
-
青木 哲雄
富士通株式会社
-
萩原 靖彦
NEC
-
萩原 靖彦
日本電気株式会社デバイスプラットフォーム研究所
-
佐藤 眞司
(株)富士通研究所
-
亀山 充隆
東北大学大学院情報科学研究科
-
佐藤 啓一
山形大学大学院理工学研究科システム情報工学専攻
-
田村 安孝
山形大学大学院理工学研究科情報科学専攻
-
陳俊中 エドウイン
東北大学大学院情報科学研究科
-
漆山 誠一
山形大学大学院理工学研究科
-
広瀬 文保
日本CADENCE
-
中村 忠彦
STARC
-
黒田 忠広
慶大
-
小檜山 清之
(株)富士通研究所 システムLSI開発研究所
-
浅見 文孝
富士通株式会社
-
浅見 文孝
富士通
-
浅見 文孝
富士通株式会社pdp事業部
-
大和田 秀夫
株式会社富士通研究所
-
東 明浩
株式会社富士通研究所
-
田原 法明
株式会社富士通研究所
-
広瀬 文保
日本ケイデンス・デザイン・システムズ社
-
大和田 秀夫
(杜)富士通研究所ngwプロジェクト部
-
中村 忠彦
株式会社 半導体理工学研究センター(starc)
-
高野 利紀
ローム株式会社
-
大坪 公太
(株)富士通研究所
-
高橋 秀長
(株)富士通研究所
-
永田 英稔
(株)富士通研究所
-
堤 定雄
(株)富士通
-
伊藤 剛
山形大学大学院理工学研究科情報科学専攻
-
高橋 秀長
富士通(株)電子デバイス事業本部
-
東 明浩
富士通
-
坂井 一仁
山形大学理工学研究科
著作論文
- 複合ゲ-トアレ-
- 移動度の電界依存性を考慮したMES FETの1次元解析
- 1A-5 FPGAに適した複素乗算器構造の検討および評価(並列処理と動的再構成技術,一般セッション,アーキテクチャ)
- ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回野規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- 可変段数パイプラインを用いた低電力演算器の評価
- システムLSIに輝かしい未来はあるか?
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- JBIG対応二値画像CODEC-LSIの開発
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 乗算器の回路規模縮小に関する研究(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
- ウェーブパイプラインのための遅延調整手法に関する研究(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ループアドレスレジスタを用いた命令キャッシュ機構
- TA-1-3 IPによる再利用設計の必要性と設計課題
- 1-10 1チップMUSEデコーダの開発
- マスクパタンからの論理回路図復元方法の検討
- マスタスライスのセル自動合成の検討
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- DCT向けプロセッサの構造最適化に関する研究(FPGAとその応用及び一般)
- 3次元積層型乗算器の回路分割手法に関する研究(学生・若手研究会)
- FETトリガ方式を用いるガン効果論理素子
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 3次元積層型浮動小数点乗算器の回路分割手法に関する研究(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)