亀山 充隆 | 東北大学大学院情報科学研究科
スポンサーリンク
概要
関連著者
-
亀山 充隆
東北大学大学院情報科学研究科
-
張山 昌論
東北大学大学院
-
張山 昌論
東北大学大学院情報科学研究科
-
羽生 貴弘
東北大学大学院情報科学研究科
-
張山 昌輪
東北大学大学院情報科学研究科
-
亀山 充隆
東北大学大学院情報科学研究科情報基礎科学専攻
-
羽生 貴弘
東北大学電気通信研究所
-
石原 翔太
東北大学大学院情報科学研究科
-
藤岡 与周
八戸工業大学システム情報工学科
-
藤岡 与周
八戸工業大学工学部システム情報工学科
-
大澤 尚学
東北大学大学院情報科学研究科
-
ウィシディスーリヤ ハシタムトゥマラ
東北大学大学院情報科学研究科
-
ウィシディスーリヤ ハシタ
東北大学大学院情報科学研究科
-
藤岡 与周
八戸工業大学工学部
-
ウィシディスーリヤ ハシタ
東北大学大学院
-
木村 啓明
東北大学大学院情報科学研究科
-
池 司
東北大学大学院情報科学研究科
-
苫米地 宣裕
八戸工業大学システム情報工学科教授
-
夏 徴帆
東北大学大学院情報科学研究科
-
三浦 清志
東北大学大学院情報科学研究科
-
小松 与志也
東北大学大学院情報科学研究科
-
小林 康浩
小山工業高等専門学校
-
松田 岳久
東北大学大学院情報科学研究科
-
青山 哲也
東北大学大学院情報科学研究科
-
中島 雅美
東北大学大学院 情報科学研究科
-
坂本 修
東北大学大学院 医学系研究科 発生・発達医学講座 小児病態学分野
-
坂本 修
東北大学大学院情報科学研究科
-
ムトゥマラ ウィシディスーリヤ
東北大学大学院情報科学研究科
-
武井 康浩
東北大学大学院情報科学研究科
-
齋藤 敬弘
東北大学大学院情報科学研究科
-
斎藤 敬弘
東北大学大学院情報科学研究科
-
工藤 隆男
八戸工業高等専門学校電気情報工学科
-
佐々木 明夫
東北大学大学院情報科学研究科
-
中谷 好博
東北大学大学院工学研究科バイオロボティクス専攻
-
中谷 好博
東北大学大学院情報科学研究科
-
平田 章
東北大学大学院情報科学研究科
-
大林 洋介
東北大学大学院情報科学研究科
-
瀧沢 翔
東北大学大学院情報科学研究科
-
寺西 要
東北大学大学院情報科学研究科
-
本間 悠也
東北大学大学院情報科学研究科
-
中村 孝
ローム株式会社半導体デバイス研究開発部
-
苫米地 宣裕
大学院電子電気・情報工学専攻・教授
-
高須 秀視
ローム株式会社
-
奥村 大輔
東北大学大学院情報科学研究科
-
吉田 恒
東北大学大学院情報科学研究科
-
山下 健策
東北大学大学院情報科学研究科
-
藤岡 与周
東北大学大学院情報科学研究科
-
望月 孝祥
東北大学大学院 情報科学研究科
-
高須 秀視
ローム株式会社研究開発本部
-
藤森 敬和
ローム株式会社半導体デバイス研究開発部
-
土屋 亮人
東北大学大学院情報科学研究科
-
苫米地 宣裕
八戸工業大学大学院
-
望月 明
Research Institute Of Electrical Communication Tohoku University
-
山寺 茂雄
東北大学大学院情報科学研究科
-
CHONG Weisheng
Tohoku University
-
Chong Weisheng
東北大学大学院情報科学研究科
-
金 凡哲
東北大学大学院情報科学研究科
-
澤野 靖明
東北大学大学院情報科学研究科
-
望月 明
東北大学大学院情報科学研究科
-
工藤 隆男
八戸工業高等専門学校
-
竹内 俊樹
東北大学大学院情報科学研究科
-
Mochizuki Akira
The Research Institute Of Electrical Communication Tohoku University
-
中村 孝
ローム株式会社
-
金川 直紀
東北大学大学院 情報科学研究科
-
長谷川 智亮
東北大学大学院情報科学研究科
-
藤森 敬和
ローム株式会社 半導体デバイス研究開発部
-
佐々木 悠
東北大学大学院情報科学研究科
-
井戸端 紀彰
東北大学大学院情報科学研究科
-
ムニルル ハアク
東北大学大学院情報科学研究科
-
植野 義則
東北大学大学院情報科学研究科
-
岡田 信彬
東北大学大学院情報科学研究科
-
李 承啓
東北大学大学院情報科学研究科
-
風間 英樹
東北大学大学院情報科学研究科
-
丹治 慶太
東北大学大学院情報科学研究科
-
亀山 充隆
東北大学工学部
-
萩原 靖彦
NEC
-
萩原 靖彦
日本電気株式会社デバイスプラットフォーム研究所
-
高橋 知宏
東北大学電気通信研究所
-
後藤 源助
山形大学大学院理工学研究科情報科学専攻
-
後藤 源助
富士通研究所
-
後藤 源助
株式会社富士通研究所
-
後藤 源助
山形大学工学部
-
広瀬 文保
日本CADENCE
-
中村 忠彦
STARC
-
黒田 忠広
慶大
-
橋本 翔太
東北大学大学院情報科学研究科
-
横山 直人
東北大学 大学院情報科学研究科
-
横山 直人
レンセラー工科大学 数理科学教室
-
望月 孝祥
東北大学大学院情報科学研究科
-
矢野 陽一
日本電気(株)マイクロコンピュータ事業部
-
樋口 龍雄
東北大学大学院情報科学研究科
-
岩村 淳
(株)東芝セミコンダクター社
-
岩村 淳
(株)東芝半導体デバイス技術研究所
-
新垣 学
東北大学大学院情報科学研究科
-
ムニルルハアク モハマッド
東北大学大学院情報科学研究科
-
ハアクモハマッド ムニルル
東北大学大学院情報科学研究科
-
川崎 郁也
(株)日立製作所半導体グループ
-
鴨志田 昌弘
東北大学大学院情報科学研究科
-
矢野 陽一
日本電気株式会社ulsiシステム開発研究所
-
横山 直人
東京理科大学理工学部工業化学科
-
安藤 秀樹
三菱電機株システムlsi開発研究所
-
広瀬 文保
日本ケイデンス・デザイン・システムズ社
-
中村 忠彦
株式会社 半導体理工学研究センター(starc)
-
田胡 治之
株式会社東芝半導体デバイス技術研究所
-
田胡 治之
(株)東芝研究開発センター
-
田胡 匡基
東北大学大学院情報科学研究科
-
佐々木 正行
東北大学情報科学研究科
-
横山 直人
東北大学大学院情報科学研究科
-
ムニルル ハアクモハマッド
東北大学大学院情報科学研究科
-
佐々木 正行
東北大学大学院情報科学研究科
-
張山 目論
東北大学大学院情報科学研究科
-
古川 剛志
東北大学大学院情報科学研究料
-
佐々木 和宏
東北大学大学院情報科学研究科
-
CHONG Weisheng
Graduate School of Information Sciences, Tohoku University
-
佐々木 慶文
東北大学大学院情報科学研究科
-
Chong Wei
Graduate School Of Information Sciences Tohoku University
-
風間 哲
東北大学大学院情報科学研究科
-
阿部 茂樹
東北大学工学部
-
工藤 隆男
ハ戸高等工業専門学校
-
澤田 昌之
東北大学大学院情報科学研究科
-
田胡 治之
(株)東芝半導体デバイス技術研究所
-
霜觸 謙介
東北大学大学院情報科学研究科
-
阿部 茂樹
東北大
-
後藤 源助
山形大学理工学研究科
-
山口 文武
東北大学大学院情報科学研究科
-
川崎 郁也
(株)日立制作所32ビットマイコン開発推進室
-
山口 通知
東北大学大学院情報科学研究科
-
堀井 崇史
亀山充隆東北大学大学院情報科学研究科
-
堀井 崇史
東北大学大学院情報科学研究科
-
ムトウマラウィシディスーリヤ ハシタ
東北大学大学院情報科学研究科
-
田胡 治之
(株)東芝セミコンダクター社
-
Chong Wei
東北大学大学院情報科学研究科
-
ハシタ ムトゥマラウィシディスーリヤ
東北大学大学院情報科学研究科
著作論文
- FPGA向きヘテロジニアスマルチコアプロセッサ--SIMD形アクセラレータコアとその評価 (集積回路)
- 低消費電力VLSIプロセッサのハイレベルシンセシスと高速解法
- 次世代リアルワールド応用知能システムとメディアプロセッサへの要求
- LEDR/4相2線プロトコルコンバータを用いた非同期FPGAの構成(デバイスアーキテクチャ2)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- 遺伝的アルゴリズムを用いたロジックインメモリVLSIプロセッサのハイレベルシンセシス
- システムLSIに輝かしい未来はあるか?
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (リコンフィギャラブルシステム)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (コンピュータシステム)
- 非同期ビットシリアルアーキテクチャに基づくフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 形状特徴を用いた人物抽出アルゴリズムとそのVLSIアーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- C-12-11 細粒度アーキテクチャに基づくフィールドプログラマブルVLSIの開発(C-12.集積回路B(ディジタル),一般講演)
- 相互結合網簡単化を考慮した遺伝的アルゴリズムに基づく電源・しきい値電圧割当(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- 再帰的計算に基づく3眼ステレオマッチングのVLSIアーキテクチャ(VLSIアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 強誘電体機能パスゲートを用いたマルチコンテクストフィールドプログラマブルVLSIの構成(VLSIアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- C-12-3 チップ内細粒度パケット転送に基づく高並列VLSIプロセッサの構成(C-12.集積回路B(ディジタル),一般講演)
- 強誘電体デバイスを用いたロジックインメモリVLSIの構成(システムLSIのための先進アーキテクチャ論文)
- 強誘電体不揮発性ロジック素子(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
- 強誘電体デバイスに基づくロジックインメモリVLSIの構成
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- FPGA向きヘテロジニアスマルチコアプロセッサ : SIMD形アクセラレータコアとその評価(専用プロセッサ,アクセラレータ,システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て(システム設計と高位・論理設計,物理設計及び一般)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成(デバイスアーキテクチャ)
- ビットシリアルパイプラインアーキテクチャに基づくフィールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフィールドプログラマブルVLSIプロセッサの設計
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 双方向同時制御に基づく非同期データ転送方式とそのVLSI実現(集積エレクトロニクス)
- 高安全自動車道路抽出のための動的再構成可能アーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 高安全自動車道路抽出のための動的再構成可能アーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 低消費電力電流モード多値集積回路の最適設計
- C-017 GPUを用いた画像処理の並列プログラミング(ハードウェア・アーキテクチャ,一般論文)
- パネル討論「ポストVLIW時代のマイクロプロセッサ像」
- ウィンドウ演算のための最適スケジューリング・メモリアロケーション(VLSIシステム)
- 画像処理プロセッサのための最適メモリアロケーション(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 画像処理プロセッサのための最適メモリアロケーション(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 最適スケジューリングに基づく3眼ステレオビジョンVLSIプロセッサの構成(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 再帰的計算に基づく3眼ステレオマッチングのVLSIアーキテクチャ(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- C-12-18 低消費電力VLSIプロセッサのハイレベルシンセンスとその解法
- 低消費電力VLSIプロセッサのハイレベルシンセシスと高速解法
- 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2線式電流モード多値集積回路を用いた非同期プロセッサの構成
- 2線式電流モード多値集積回路を用いた非同期プロセッサの構成
- 電流モードディープサブミクロン多値集積回路の最適設計とその応用
- 電圧・電流制御に基づく低電力化を指向した多値リコンフィギャラブルVLSI(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 電圧・電流制御に基づく低電力化を指向した多値リコンフィギャラブルVLSI(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 不揮発性デバイスを用いたロジックインメモリVLSIの構成(MRAM,不揮発メモリ,メモリ,一般)
- 強誘電体ロジックインメモリアーキテクチャに基づくシステムLSIの展望
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 強誘電体デバイスを用いたロジックインメモリVLSIとその応用
- SC-11-15 FIELD-PROGRAMMABLE VLSI BASED ON MULTIPLE-VALUED SOURCE-COUPLED LOGIC
- 演算遅れ時間最小化のためのパイプライン構造VLSIプロセッサの最適設計
- 最適スケジュｰリングに基づくステレオビジョンVLSIプロセッサ
- 最適スケジューリングに基づくステレオビジョンVLSIプロセッサ(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- 最適スケジューリングに基づくステレオビジョンVLSIプロセッサの構成(画像)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的計算に基づくステレオマッチングとVLSI化(システムLSIのための先進アーキテクチャ論文)
- 相互結合網簡単化を考慮した遺伝的アルゴリズムに基づく電源・しきい値電圧割当(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 強誘電体機能パスゲートを用いたマルチコンテクストFPGAのアーキテクチャ
- 強誘電体機能パスゲートを用いたマルチコンテクストFPGAのアーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ
- 低消費電力 LSI 設計のための規則性に基づく電源電圧割り当て(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- ビットシリアルアーキテクチャに基づくロボット制御用再構成可能VLSIプロセッサの構成
- ロボット用 VLSI プロセッサシステム
- 再構成可能並列プロセッサと知能ロボット制御への応用
- ビットシリアルアーキテクチャに基づく再構成可能並列VLSIプロセッサの構成と評価
- ビットシリアルアーキテクチャに基づく再構成可能並列VLSIプロセッサと知能集積システムへの応用
- 再構成可能並列VLSIプロセッサと知能ロボット制御への応用
- 知能集積システム用再構成可能並列VLSIプロセッサの構成
- ディジタル制御用再構成可能並列プロセッサの開発
- 相関演算に基づくステレオビジョン用VLSIプロセッサの構成
- C-12-9 ソース結合形回路を用いた多値ロジックインメモリVLSIの構成
- 1.5Vソース結合形電流モード多値集積回路とその高速パイプライン乗算器への応用
- 低電圧高速電流モード多値集積回路
- ソース結合形電流モード多値集積回路とパイプライン乗算器への応用
- ウインドウ演算のための周期的メモリアロケーションと画像処理VLSIプロセッサへの応用(集積エレクトロニクス)
- 2線式電流モード多値論理に基づくセルフチェッキングVLSIシステム
- 画像処理用1トランジスタセル4値ユニバーサルリテラル連想メモリ
- 多レベルしきい値制御に基づく高密度CAMとその応用
- 再構成可能コンテクストメモリを用いたマルチコンテクストFPGAのアーキテクチャ(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 行列変換に基づくReed-Muller展開と高性能論理演算回路への応用
- パイプラインスケジューリングに基づく知能集積システム用VLSIプロセッサのハイレベルシンセシス
- 知能集積システム用VLSIプロセッサのハイレベルシンセシスとその評価
- 演算遅れ時間最小化を指向した知能集積システム用VLSIプロセッサのハイレベルシンセシス
- C-033 マルチメディア応用ヘテロジニアスマルチコアアーキテクチャのための最適メモリアロケーション(ハードウェア・アーキテクチャ,一般論文)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成
- 2次形式リードマラー展開に基づく高並列演算回路の設計
- 線形性に基づく対称多項演算回路の高並列化
- 線形性に基づく高並列対称演算回路の統一的設計
- 対称演算仕様に対する高並列線形多項演算回路の設計
- 高並列線形多項演算回路実現のための十分条件とその応用
- 多重符号割当に基づく高並列線形多項演算回路の設計
- 東北支部 : 情報処理学会東北支部の現状と将来(わが支部の魅力はここにあり)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ
- ウィンドウサイズの適応的選択に基づく高信頼ステレオマッチングとVLSI化
- 高性能ステレオビジョンVLSIプロセッサとその応用
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム
- レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ
- チップ内パケット転送に基づく多値 VLSI システム(論理設計-3, システムオンシリコン設計技術並びにこれを活用した VLSI)
- チップ内パケット転送に基づく多値 VLSI システム(論理設計-3, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力 LSI 設計のための規則性に基づく電源電圧割り当て(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力LSI設計のための規則性に基づく電源電圧割り当て
- 複数電源電圧を用いた低消費電力フィｰルドプログラマブルVLSI
- 複数電源電圧を用いた低消費電カフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- C-12-36 高安全自動車用並列軌道計画VLSIプロセッサアーキテクチャ
- SC-11-16 強誘電体デバイスを用いた細粒度フィールドプログラマブルVLSI(SC-11.新概念VLSI : 先進アーキテクチャ,新回路,デバイス技術)
- ソース結合形多値集積回路の高性能化と画像処理VLSIプロセッサへの応用
- ソース結合形多値集積回路の高性能化と画像処理VLSIプロセッサへの応用
- ソース結合形多値集積回路の高性能化と画像処理VLSIプロセッサへの応用
- C-12-15 高性能多値電流モード集積回路の設計
- C-12-19 ソース結合形理論に基づく多値集積回路の構成
- C-12-20 力レントミラーの高速化に基づく2線式多値電流モード集積回路の構成
- セルフチェッキング性を有する2線式電流モード多値集積回路と高性能算術演算VLSIへの応用
- C-12-14 再帰的計算に基づくステレオマッチングとそのVLSI化
- 電流源制御方式に基づく低電力高性能VLSIシステム
- 高速3次元計測のためのランレングスマッチングアクセラレータ
- C-12-21 適応的電源電圧制御に基づく低消費電力VLSIアーキテクチャ
- ロジックインメモリアーキテクチャに基づく道路抽出用 VLSI プロセッサの構成
- 読み出し専用連想メモリを用いた超高速軌道計画用VLSIプロセッサの試作
- 広範囲なフォールトに対する高安全性を指向したリアルワールドコンピューティング用知的フォールトトレラントシステムの構成
- C-12-3 メモリベーストセルを用いた高性能フィールドプログラマブル VLSI プロセッサのアーキテクチャ
- 階層的並列メモリアクセスに基づくボール軌道予測用VLSIプロセッサの構成(システムLSIのための先進アーキテクチャ論文)
- C-12-5 メモリベーストセルを用いたフィールドプログラマブル VLSI プロセッサの設計と評価
- C-12-15 データフローグラフの規則性に基づくフィールドプログラマブルVLSIプロセッサ用ハイレベルシンセシス
- ビットシリアル演算セルに基づくフィールドプログラマブルVLSIプロセッサの構成
- ビットシリアル演算セルに基づくフィールドプログラマブルVLSIプロセッサの構成
- コントロール/データフローグラフの直接アロケーションに基づくフィールドプログラマブルVLSIプロセッサ
- 自動車と障害物の階層的表現に基づく高性能衝突チェックVLSIプロセッサの構成
- 高性能フィールドプログラマブルVLSIプロセッサのアーキテクチャ
- 高性能フィールドプログラマブルVLSIプロセッサのアーキテクチャ
- C-12-21 データフローグラフの直接マッピングに基づくフィールドプログラマブルVLSIの構成
- 強誘電体機能パスゲートを用いたマルチコンテクストフィールドプログラマブルVLSIの構成(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
- レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
- レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
- 1A1-50-066 ボール軌道予測 VLSI プロセッサの最適設計とその FPGA による実現
- フローティングゲートMOSトランジスタを用いた多値ロジックインメモリVLSIの構成
- フローティングゲートMOSトランジスタを用いた多値ロジックインメモリVLSIの構成
- ディジットパラレル多値CAMの構成と評価
- ワイヤード論理に基づくディジットパラレル多値連想メモリ
- A-3-5 処理要素間配線数の最小化に着目したロジックインメモリVLSIシステムの高位合成
- 1トランジスタセルに基づく多値連想メモリの構成とその応用
- 高密度ディジットパラレル多値連想メモリの構成
- チップ内パケット転送に基づく多値VLSIシステム
- SC-11-17 パケット通信に基づくVLSIアーキテクチャとその応用(SC-11.新概念VLSI : 先進アーキテクチャ,新回路,デバイス技術)
- ロジックインメモリ構造に基づく知能集積システム用VLSIプロセッサのハイレベルシンセシス
- ロボット用並列構造ユニバーサルVLSIプロセッサの構成
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 人間中心のリアルワールド知能システムのための計算技術(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 人間中心のリアルワールド知能システムのための計算技術(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 1. 次世代リアルワールド応用知能システムとメディアプロセッサへの要求(最先端メディアプロセッサが拓く映像処理)
- FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-D FDTDへの応用
- ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ
- Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計