局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
スポンサーリンク
概要
- 論文の詳細を見る
配線ボトルネックによる性能劣化を軽減する回路構成の一手法として, 局所演算可能な順序回路向けのLogic-in-Memory VLSIの構成法を提案する.局所演算可能な状態割当を行うと共に, 演算機能と記憶機能を一体化したDynamic-Storage形基本演算回路を用いて回路構成を行うことにより, 論理ゲート-記憶素子間のデータ転送が局所化された順序回路をコンパクトに構成できることを示す.また, 本手法の-適用例として4進カウンタを取り上げ, 従来の構成法と比較して, 本提案の設計法が配線遅延, 面積, 配線部分による消費電力を軽減できることを定量的に評価した結果を述べる.
- 社団法人電子情報通信学会の論文
- 2000-11-23
著者
関連論文
- FPGA向きヘテロジニアスマルチコアプロセッサ--SIMD形アクセラレータコアとその評価 (集積回路)
- 低消費電力VLSIプロセッサのハイレベルシンセシスと高速解法
- 次世代リアルワールド応用知能システムとメディアプロセッサへの要求
- LEDR/4相2線プロトコルコンバータを用いた非同期FPGAの構成(デバイスアーキテクチャ2)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- 遺伝的アルゴリズムを用いたロジックインメモリVLSIプロセッサのハイレベルシンセシス
- システムLSIに輝かしい未来はあるか?
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (リコンフィギャラブルシステム)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (コンピュータシステム)
- 非同期ビットシリアルアーキテクチャに基づくフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))