羽生 貴弘 | 東北大学大学院情報科学研究科
スポンサーリンク
概要
関連著者
-
亀山 充隆
東北大学大学院情報科学研究科
-
羽生 貴弘
東北大学大学院情報科学研究科
-
羽生 貴弘
東北大学電気通信研究所
-
木村 啓明
東北大学大学院情報科学研究科
-
池 司
東北大学大学院情報科学研究科
-
齋藤 敬弘
東北大学大学院情報科学研究科
-
斎藤 敬弘
東北大学大学院情報科学研究科
-
寺西 要
東北大学大学院情報科学研究科
-
望月 孝祥
東北大学大学院 情報科学研究科
-
望月 明
Research Institute Of Electrical Communication Tohoku University
-
望月 明
東北大学大学院情報科学研究科
-
Mochizuki Akira
The Research Institute Of Electrical Communication Tohoku University
-
金川 直紀
東北大学大学院 情報科学研究科
-
中村 孝
ローム株式会社半導体デバイス研究開発部
-
高須 秀視
ローム株式会社
-
工藤 隆男
八戸工業高等専門学校電気情報工学科
-
望月 孝祥
東北大学大学院情報科学研究科
-
新垣 学
東北大学大学院情報科学研究科
-
高須 秀視
ローム株式会社研究開発本部
-
藤森 敬和
ローム株式会社半導体デバイス研究開発部
-
鴨志田 昌弘
東北大学大学院情報科学研究科
-
古川 剛志
東北大学大学院情報科学研究料
-
風間 哲
東北大学大学院情報科学研究科
-
工藤 隆男
八戸工業高等専門学校
-
山口 通知
東北大学大学院情報科学研究科
-
中村 孝
ローム株式会社
-
堀井 崇史
亀山充隆東北大学大学院情報科学研究科
-
堀井 崇史
東北大学大学院情報科学研究科
-
藤森 敬和
ローム株式会社 半導体デバイス研究開発部
著作論文
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- 強誘電体デバイスに基づくロジックインメモリVLSIの構成
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- 低消費電力電流モード多値集積回路の最適設計
- 2線式電流モード多値集積回路を用いた非同期プロセッサの構成
- 2線式電流モード多値集積回路を用いた非同期プロセッサの構成
- 電流モードディープサブミクロン多値集積回路の最適設計とその応用
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 強誘電体デバイスを用いたロジックインメモリVLSIとその応用
- C-12-9 ソース結合形回路を用いた多値ロジックインメモリVLSIの構成
- 1.5Vソース結合形電流モード多値集積回路とその高速パイプライン乗算器への応用
- 低電圧高速電流モード多値集積回路
- ソース結合形電流モード多値集積回路とパイプライン乗算器への応用
- 2線式電流モード多値論理に基づくセルフチェッキングVLSIシステム
- 画像処理用1トランジスタセル4値ユニバーサルリテラル連想メモリ
- 多レベルしきい値制御に基づく高密度CAMとその応用
- C-12-15 高性能多値電流モード集積回路の設計
- C-12-19 ソース結合形理論に基づく多値集積回路の構成
- C-12-20 力レントミラーの高速化に基づく2線式多値電流モード集積回路の構成
- セルフチェッキング性を有する2線式電流モード多値集積回路と高性能算術演算VLSIへの応用
- 電流源制御方式に基づく低電力高性能VLSIシステム
- 高速3次元計測のためのランレングスマッチングアクセラレータ
- C-12-21 適応的電源電圧制御に基づく低消費電力VLSIアーキテクチャ
- ロジックインメモリアーキテクチャに基づく道路抽出用 VLSI プロセッサの構成
- フローティングゲートMOSトランジスタを用いた多値ロジックインメモリVLSIの構成
- フローティングゲートMOSトランジスタを用いた多値ロジックインメモリVLSIの構成
- ディジットパラレル多値CAMの構成と評価
- ワイヤード論理に基づくディジットパラレル多値連想メモリ
- A-3-5 処理要素間配線数の最小化に着目したロジックインメモリVLSIシステムの高位合成
- 1トランジスタセルに基づく多値連想メモリの構成とその応用
- 高密度ディジットパラレル多値連想メモリの構成