ソース結合形電流モード多値集積回路とパイプライン乗算器への応用

概要

論文の詳細を見る
サブミクロンVLSIシステムを実現する上で配線に起因する性能劣化が問題となる。多値集積回路は、この配線問題を本質的に解決する有力な一手法となっているが、次世代超微細化デバイスには、さらに高信頼性や低消費電力性の観点から、低電圧化が必須となる。そのため、低電圧化を達成する新しい多値集積回路技術が要求される。本稿では、2線相補信号で並列駆動させるソース結合形回路が高い電流駆動能力を有することに着目し、低電圧時においても高速に動作するソース結合形電流モード多値集積回路を提案する。本回路方式に基づく2進SD数加算器は、2値CMOS回路のよる構成と比較した結果、1.3倍の高速化が達成されている。さらに大規模な算術演算システムへの応用において、低消費電力の観点からパイプライン化が有効となるため、これを2値CMOS回路のダイナミック記憶方式を活用し回路規模を大きくすることなく実現している。一例としてパイプライン乗算器の構成し、その効果を明らかにする。
社団法人電子情報通信学会の論文
1994-07-25