相互結合網簡単化を考慮した遺伝的アルゴリズムに基づく電源・しきい値電圧割当(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,演算器(FU)における消費エネルギーおよびFU間の配線における消費エネルギー,両エネルギーを統合した総合消費エネルギー最小化のためのハイレベルシンセシスを提案する.FUの静的・動的消費エネルギー削減のために複数電源・しきい値電圧割り当てを利用する.大規模問題を高速に解くために遺伝的アルゴリズムに基づく解法を用いる.データ転送の種類が同一であるデータ転送ではすべての起点ノードを同一の演算器に,かつ,すべての終点ノードを同一の演算器に割り当てることにより,それら演算器間の配線を共有でき,配線消費エネルギー削減できる.提案手法により消費エネルギー50%を削減できることが実験的に確かめられた.
- 社団法人情報処理学会の論文
- 2007-05-31
著者
-
張山 昌論
東北大学大学院情報科学研究科
-
亀山 充隆
東北大学大学院情報科学研究科
-
ウィシディスーリヤ ハシタムトゥマラ
東北大学大学院情報科学研究科
-
ウィシディスーリヤ ハシタ
東北大学大学院情報科学研究科
-
張山 昌論
東北大学大学院
-
ウィシディスーリヤ ハシタ
東北大学大学院
関連論文
- FPGA向きヘテロジニアスマルチコアプロセッサ--SIMD形アクセラレータコアとその評価 (集積回路)
- Accelerator-centric task allocation based on algorithm transformation for heterogeneous multicore processors (VLSI設計技術)
- 低消費電力VLSIプロセッサのハイレベルシンセシスと高速解法
- 次世代リアルワールド応用知能システムとメディアプロセッサへの要求
- LEDR/4相2線プロトコルコンバータを用いた非同期FPGAの構成(デバイスアーキテクチャ2)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- 遺伝的アルゴリズムを用いたロジックインメモリVLSIプロセッサのハイレベルシンセシス
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (リコンフィギャラブルシステム)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (コンピュータシステム)
- 非同期ビットシリアルアーキテクチャに基づくフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- A Field-programmable VLSI based on an asynchronous bit-serial architecture (コンシューマエレクトロニクス)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 形状特徴を用いた人物抽出アルゴリズムとそのVLSIアーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- C-12-11 細粒度アーキテクチャに基づくフィールドプログラマブルVLSIの開発(C-12.集積回路B(ディジタル),一般講演)
- 相互結合網簡単化を考慮した遺伝的アルゴリズムに基づく電源・しきい値電圧割当(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 強誘電体機能パスゲートを用いたマルチコンテクストフィールドプログラマブルVLSIの構成(VLSIアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- FPGA向きヘテロジニアスマルチコアプロセッサ : SIMD形アクセラレータコアとその評価(専用プロセッサ,アクセラレータ,システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て(システム設計と高位・論理設計,物理設計及び一般)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成(デバイスアーキテクチャ)
- ビットシリアルパイプラインアーキテクチャに基づくフィールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフィールドプログラマブルVLSIプロセッサの設計
- 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 高安全自動車道路抽出のための動的再構成可能アーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 高安全自動車道路抽出のための動的再構成可能アーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- C-017 GPUを用いた画像処理の並列プログラミング(ハードウェア・アーキテクチャ,一般論文)
- ウィンドウ演算のための最適スケジューリング・メモリアロケーション(VLSIシステム)
- 画像処理プロセッサのための最適メモリアロケーション(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 画像処理プロセッサのための最適メモリアロケーション(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- ウィンドウ並列・ピクセル並列アーキテクチャに基づくステレオビジョンプロセッサ
- ウィンドウ並列・ピクセル並列アーキテクチャに基づくステレオビジョンプロセッサ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 最適スケジューリングに基づく3眼ステレオビジョンVLSIプロセッサの構成
- 最適スケジューリングに基づく3眼ステレオビジョンVLSIプロセッサの構成(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- C-12-18 低消費電力VLSIプロセッサのハイレベルシンセンスとその解法
- 低消費電力VLSIプロセッサのハイレベルシンセシスと高速解法
- C-12-7 面積・時間制約下での消費エネルギー最小化のためのハイレベルシンセシス
- 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 最適スケジュｰリングに基づくステレオビジョンVLSIプロセッサ
- 最適スケジューリングに基づくステレオビジョンVLSIプロセッサ(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- 最適スケジューリングに基づくステレオビジョンVLSIプロセッサの構成(画像)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的計算に基づくステレオマッチングとVLSI化(システムLSIのための先進アーキテクチャ論文)
- 相互結合網簡単化を考慮した遺伝的アルゴリズムに基づく電源・しきい値電圧割当(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 強誘電体機能パスゲートを用いたマルチコンテクストFPGAのアーキテクチャ
- 強誘電体機能パスゲートを用いたマルチコンテクストFPGAのアーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ
- 低消費電力 LSI 設計のための規則性に基づく電源電圧割り当て(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- PC-1 ロボット用半導体の技術動向
- ウインドウ演算のための周期的メモリアロケーションと画像処理VLSIプロセッサへの応用(集積エレクトロニクス)
- 再構成可能コンテクストメモリを用いたマルチコンテクストFPGAのアーキテクチャ(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ
- ウィンドウサイズの適応的選択に基づく高信頼ステレオマッチングとVLSI化
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム
- マルチプルアライメントによるヘテロジニアスマルチコアプロセッサでのブロックマッチング高速化(マルチコア,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- 低消費電力 LSI 設計のための規則性に基づく電源電圧割り当て(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力LSI設計のための規則性に基づく電源電圧割り当て
- 複数電源電圧を用いた低消費電力フィｰルドプログラマブルVLSI
- 複数電源電圧を用いた低消費電カフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- SC-11-16 強誘電体デバイスを用いた細粒度フィールドプログラマブルVLSI(SC-11.新概念VLSI : 先進アーキテクチャ,新回路,デバイス技術)
- C-12-14 再帰的計算に基づくステレオマッチングとそのVLSI化
- C-12-3 メモリベーストセルを用いた高性能フィールドプログラマブル VLSI プロセッサのアーキテクチャ
- 階層的並列メモリアクセスに基づくボール軌道予測用VLSIプロセッサの構成(システムLSIのための先進アーキテクチャ論文)
- C-12-5 メモリベーストセルを用いたフィールドプログラマブル VLSI プロセッサの設計と評価
- C-12-15 データフローグラフの規則性に基づくフィールドプログラマブルVLSIプロセッサ用ハイレベルシンセシス
- ビットシリアル演算セルに基づくフィールドプログラマブルVLSIプロセッサの構成
- ビットシリアル演算セルに基づくフィールドプログラマブルVLSIプロセッサの構成
- コントロール/データフローグラフの直接アロケーションに基づくフィールドプログラマブルVLSIプロセッサ
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)