ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ
スポンサーリンク
概要
- 論文の詳細を見る
本論文ではハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャを提案する.ハンドシェークコンポーネントを用いた設計は理解しやすく,大規模で複雑な非同期回路を容易に設計できるという特徴がある.提案FPGAアーキテクチャではロジックブロックにハンドシェークコンポーネントを実装するための回路を内蔵することで,効率的にハンドシェークサーキットを実装できる.FPGAでは実装されるアプリケーションによって配線長が変化し信号の遅延時間が変化するため,データ符号化方式にディレイインセンシティブな4相2線方式を用いている.提案アーキテクチャは65nmプロセスで評価され,従来の非同期FPGAアーキテクチャと比較して複雑な非同期式回路の実装に適していることが示された.
- 一般社団法人電子情報通信学会の論文
- 2012-09-11
著者
関連論文
- FPGA向きヘテロジニアスマルチコアプロセッサ--SIMD形アクセラレータコアとその評価 (集積回路)
- 低消費電力VLSIプロセッサのハイレベルシンセシスと高速解法
- 次世代リアルワールド応用知能システムとメディアプロセッサへの要求
- LEDR/4相2線プロトコルコンバータを用いた非同期FPGAの構成(デバイスアーキテクチャ2)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- 遺伝的アルゴリズムを用いたロジックインメモリVLSIプロセッサのハイレベルシンセシス
- システムLSIに輝かしい未来はあるか?
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (リコンフィギャラブルシステム)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成 (コンピュータシステム)
- 非同期ビットシリアルアーキテクチャに基づくフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 形状特徴を用いた人物抽出アルゴリズムとそのVLSIアーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- C-12-11 細粒度アーキテクチャに基づくフィールドプログラマブルVLSIの開発(C-12.集積回路B(ディジタル),一般講演)
- 相互結合網簡単化を考慮した遺伝的アルゴリズムに基づく電源・しきい値電圧割当(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- 再帰的計算に基づく3眼ステレオマッチングのVLSIアーキテクチャ(VLSIアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 強誘電体機能パスゲートを用いたマルチコンテクストフィールドプログラマブルVLSIの構成(VLSIアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- C-12-3 チップ内細粒度パケット転送に基づく高並列VLSIプロセッサの構成(C-12.集積回路B(ディジタル),一般講演)
- 強誘電体デバイスを用いたロジックインメモリVLSIの構成(システムLSIのための先進アーキテクチャ論文)
- 強誘電体不揮発性ロジック素子(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
- 強誘電体デバイスに基づくロジックインメモリVLSIの構成
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- FPGA向きヘテロジニアスマルチコアプロセッサ : SIMD形アクセラレータコアとその評価(専用プロセッサ,アクセラレータ,システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- データ圧縮に基づく画像処理VLSIアーキテクチャとその応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て(システム設計と高位・論理設計,物理設計及び一般)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成(デバイスアーキテクチャ)
- ビットシリアルパイプラインアーキテクチャに基づくフィールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- ビットシリアルパイプラインアーキテクチャに基づくフィールドプログラマブルVLSIプロセッサの設計
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- ソース結合形論理に基づく多値ドミノ集積回路の構成
- 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 双方向同時制御に基づく非同期データ転送方式とそのVLSI実現(集積エレクトロニクス)
- 高安全自動車道路抽出のための動的再構成可能アーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 高安全自動車道路抽出のための動的再構成可能アーキテクチャ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 低消費電力電流モード多値集積回路の最適設計
- C-017 GPUを用いた画像処理の並列プログラミング(ハードウェア・アーキテクチャ,一般論文)
- パネル討論「ポストVLIW時代のマイクロプロセッサ像」
- ウィンドウ演算のための最適スケジューリング・メモリアロケーション(VLSIシステム)
- 画像処理プロセッサのための最適メモリアロケーション(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 画像処理プロセッサのための最適メモリアロケーション(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 最適スケジューリングに基づく3眼ステレオビジョンVLSIプロセッサの構成(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 再帰的計算に基づく3眼ステレオマッチングのVLSIアーキテクチャ(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 3次元情報を用いた車両検出アルゴリズムとそのVLSIアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- 遺伝的アルゴリズムに基づく低消費電力VLSIプロセッサのハイレベルシンセシス
- C-12-18 低消費電力VLSIプロセッサのハイレベルシンセンスとその解法
- 低消費電力VLSIプロセッサのハイレベルシンセシスと高速解法
- 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2線式電流モード多値集積回路を用いた非同期プロセッサの構成
- 2線式電流モード多値集積回路を用いた非同期プロセッサの構成
- 電流モードディープサブミクロン多値集積回路の最適設計とその応用
- 電圧・電流制御に基づく低電力化を指向した多値リコンフィギャラブルVLSI(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 電圧・電流制御に基づく低電力化を指向した多値リコンフィギャラブルVLSI(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 不揮発性デバイスを用いたロジックインメモリVLSIの構成(MRAM,不揮発メモリ,メモリ,一般)
- 強誘電体ロジックインメモリアーキテクチャに基づくシステムLSIの展望
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
- 強誘電体デバイスを用いたロジックインメモリVLSIとその応用
- SC-11-15 FIELD-PROGRAMMABLE VLSI BASED ON MULTIPLE-VALUED SOURCE-COUPLED LOGIC
- 演算遅れ時間最小化のためのパイプライン構造VLSIプロセッサの最適設計
- 最適スケジューリングに基づくステレオビジョンVLSIプロセッサ
- 最適スケジューリングに基づくステレオビジョンVLSIプロセッサ(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- 最適スケジューリングに基づくステレオビジョンVLSIプロセッサの構成(画像)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的演算に基づくステレオマッチングVLSIプロセッサのアーキテクチャ(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 再帰的計算に基づくステレオマッチングとVLSI化(システムLSIのための先進アーキテクチャ論文)
- 相互結合網簡単化を考慮した遺伝的アルゴリズムに基づく電源・しきい値電圧割当(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 強誘電体機能パスゲートを用いたマルチコンテクストFPGAのアーキテクチャ
- 強誘電体機能パスゲートを用いたマルチコンテクストFPGAのアーキテクチャ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ
- 低消費電力 LSI 設計のための規則性に基づく電源電圧割り当て(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- ビットシリアルアーキテクチャに基づくロボット制御用再構成可能VLSIプロセッサの構成
- ロボット用 VLSI プロセッサシステム
- 再構成可能並列プロセッサと知能ロボット制御への応用
- ビットシリアルアーキテクチャに基づく再構成可能並列VLSIプロセッサの構成と評価
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価 (集積回路・集積回路とアーキテクチャの協創 : ノーマリオフコンピューティングによる低消費電力化への挑戦)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価
- ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ
- Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計