亀山 充隆 | 東北大学大学院情報科学研究科情報基礎科学専攻
スポンサーリンク
概要
関連著者
-
亀山 充隆
東北大学大学院情報科学研究科情報基礎科学専攻
-
張山 昌論
東北大学大学院情報科学研究科
-
張山 昌輪
東北大学大学院情報科学研究科
-
亀山 充隆
東北大学大学院情報科学研究科
-
張山 昌論
東北大学大学院
-
ウィシディスーリヤ ハシタムトゥマラ
東北大学大学院情報科学研究科
-
ウィシディスーリヤ ハシタ
東北大学大学院情報科学研究科
-
石原 翔太
東北大学大学院情報科学研究科
-
藤岡 与周
八戸工業大学工学部システム情報工学科
-
ウィシディスーリヤ ハシタ
東北大学大学院
-
松田 岳久
東北大学大学院情報科学研究科
-
平田 章
東北大学大学院情報科学研究科
-
奥村 大輔
東北大学大学院情報科学研究科
-
小松 与志也
東北大学大学院情報科学研究科
-
夏 徴帆
東北大学大学院情報科学研究科
-
ムトゥマラ ウィシディスーリヤ
東北大学大学院情報科学研究科
-
藤岡 与周
八戸工業大学システム情報工学科
-
大林 洋介
東北大学大学院情報科学研究科
-
武井 康浩
東北大学大学院情報科学研究科
-
藤岡 与周
八戸工業大学工学部
-
瀧沢 翔
東北大学大学院情報科学研究科
-
土屋 亮人
東北大学大学院情報科学研究科
-
田胡 匡基
東北大学大学院情報科学研究科
-
張山 目論
東北大学大学院情報科学研究科
-
ムトウマラウィシディスーリヤ ハシタ
東北大学大学院情報科学研究科
著作論文
- 次世代リアルワールド応用知能システムとメディアプロセッサへの要求
- LEDR/4相2線プロトコルコンバータを用いた非同期FPGAの構成(デバイスアーキテクチャ2)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
- マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
- ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て(システム設計と高位・論理設計,物理設計及び一般)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成(デバイスアーキテクチャ)
- C-017 GPUを用いた画像処理の並列プログラミング(ハードウェア・アーキテクチャ,一般論文)
- C-033 マルチメディア応用ヘテロジニアスマルチコアアーキテクチャのための最適メモリアロケーション(ハードウェア・アーキテクチャ,一般論文)
- 東北支部 : 情報処理学会東北支部の現状と将来(わが支部の魅力はここにあり)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム
- レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ
- レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
- レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
- 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
- MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
- スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
- 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計 (リコンフィギャラブルシステム)
- ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ (リコンフィギャラブルシステム)
- 招待講演 人間中心のリアルワールド知能システムのための計算技術 (VLSI設計技術)
- 招待講演 人間中心のリアルワールド知能システムのための計算技術 (画像工学)
- 招待講演 人間中心のリアルワールド知能システムのための計算技術 (集積回路)
- 招待講演 人間中心のリアルワールド知能システムのための計算技術 (信号処理)
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (画像工学)
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (集積回路)
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (信号処理)
- コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (VLSI設計技術)