コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (集積回路)

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-10-18

著者

• 藤岡 与周

  八戸工業大学工学部システム情報工学科

• 亀山 充隆

  東北大学大学院情報科学研究科情報基礎科学専攻

関連論文

• 次世代リアルワールド応用知能システムとメディアプロセッサへの要求
• LEDR/4相2線プロトコルコンバータを用いた非同期FPGAの構成(デバイスアーキテクチャ2)
• フィールドワークと情報収集に基づいたコンテンツ制作技法を育成する教育の試み
• 3-318 動画コンテンツ作成によるエンジニアリングデザイン能力の育成(口頭発表論文,オーガナイズドセッション「エンジニアリングデザイン」-VII-デザイン科目研究(3))
• 7-103 E-Learningと実習を活用したネットワーク教育((9)e-ラーニング実践-I)
• E-learingと実習を活用した情報ネットワーク技術者教育
• 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
• マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
• 3-217 八戸工業大学FPD関連次世代型技術者養成ユニットにおける新規事業創出マインドの育成方法((25)高度専門技術者教育・社会人のための大学院工学教育,口頭発表論文)
• 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• チップ内パケット転送に基づく高並列プロセッサの構成
• C-12-3 チップ内細粒度パケット転送に基づく高並列VLSIプロセッサの構成(C-12.集積回路B(ディジタル),一般講演)
• ネットワークを介した双方向力制御におけるパケット転送時間補償
• 動的再構成可能並列VLSIプロセッサの設計と評価
• ネットワークパケット転送時間変動の事例調査
• 電源電圧の動的再構成に基づく低消費電力並列VLSIプロセッサの構成
• ギガビットネットワークを用いた動画像伝送遅延時間の評価
• 複数の奥行き計測が可能な両眼視対応点探索並列ハードウェアアルゴリズム
• D-6-5 半田付ヒータ埋込型基板を用いた動的再構成型多入力積和演算器の3次元実装
• 教育用低価格高安全ロボットシステムの開発
• 文章の構想, 作成および発表能力を育成する教育の試み
• 多入力算術演算器の動的再構成に基づく知能ロボット制御用WSI規模並列プロセッサの構成法
• 大規模論理回路の短期間試作用低コスト多層プリント配線板開発システム
• C-12-35 多入力積和・算術論理演算器の動的再構成に基づくステレオビジョン対応点探索用並列プロセッサの構成
• 知能ロボット制御用再構成可能並列プロセッサの並列プログラミング
• 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
• 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
• 自律適応電源電圧制御に基づく低消費電力FPGAの構成(低消費電力設計,FPGA応用及び一般)
• 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
• マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
• 自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI(組込みシステムプラットフォーム)
• マルチメディア応用ヘテロジニアスマルチコアアーキテクチャの評価(組込みシステムプラットフォーム)
• 8-104 ネットワーク技術者資格の学内受験を可能とした資格取得支援の取り組み((06)工学教育の個性化・活性化-I,口頭発表論文)
• ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て(システム設計と高位・論理設計,物理設計及び一般)
• 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成(デバイスアーキテクチャ)
• 知能ロボット制御用再構成可能並列プロセッサのプログラミング環境
• C-017 GPUを用いた画像処理の並列プログラミング(ハードウェア・アーキテクチャ,一般論文)
• 数理科学ソフト"Mathematica"を用いた授業方法の研究
• 動的および静的再構成に基づく知能集積システム用並列VLSIプロセッサの構成と評価
• 動的および静的再構成に基づく知能集積システム用 : 並列VLSIプロセッサの構成と評価
• ビットシリアルアーキテクチャに基づくロボット制御用再構成可能VLSIプロセッサの構成
• 知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ
• 知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ
• 演算語長の再構成に基づくビジュアルフィードバック制御用並列プロセッサの構成
• ロボット用 VLSI プロセッサシステム
• ディジタル制御並列VLSIプロセッサの開発
• 再構成可能並列プロセッサと知能ロボット制御への応用
• ビットシリアルアーキテクチャに基づく再構成可能並列VLSIプロセッサの構成と評価
• ビットシリアルアーキテクチャに基づく再構成可能並列VLSIプロセッサと知能集積システムへの応用
• 再構成可能並列VLSIプロセッサと知能ロボット制御への応用
• 知能集積システム用再構成可能並列VLSIプロセッサの構成
• ディジタル制御用再構成可能並列プロセッサの開発
• 冗長マニピュレータ制御用座標変換VLSIプロセッサ
• C-033 マルチメディア応用ヘテロジニアスマルチコアアーキテクチャのための最適メモリアロケーション(ハードウェア・アーキテクチャ,一般論文)
• 東北支部 : 情報処理学会東北支部の現状と将来(わが支部の魅力はここにあり)
• 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション
• スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化
• MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
• スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
• 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
• MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
• 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション(プロセッサ,DSP,画像処理技術及び一般)
• MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム(プロセッサ,DSP,画像処理技術及び一般)
• スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
• スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化(プロセッサ,DSP,画像処理技術及び一般)
• 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
• Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計 (リコンフィギャラブルシステム)
• ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ (リコンフィギャラブルシステム)
• 招待講演 人間中心のリアルワールド知能システムのための計算技術 (VLSI設計技術)
• 招待講演 人間中心のリアルワールド知能システムのための計算技術 (画像工学)
• 招待講演 人間中心のリアルワールド知能システムのための計算技術 (集積回路)
• 招待講演 人間中心のリアルワールド知能システムのための計算技術 (信号処理)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (画像工学)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (集積回路)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (信号処理)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (VLSI設計技術)
• 3-346 情報系学生向けロボット教材の開発((05)教材の開発-IV,口頭発表)

もっと見る 閉じる

スポンサーリンク