冗長マニピュレータ制御用座標変換VLSIプロセッサ

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文
• 1992-10-25

著者

• 亀山 充隆

  東北大学工学部

• 樋口 龍雄

  東北大学工学部

• 藤岡 与周

  八戸工業大学工学部システム情報工学科

• 藤岡 与周

  東北大学工学部情報工学科

関連論文

• 冗長正ディジット数表現に基づく多値電流モード高速並列乗算器
• ロバストフォールトトレラント並列演算回路の構成
• フィールドワークと情報収集に基づいたコンテンツ制作技法を育成する教育の試み
• 3-318 動画コンテンツ作成によるエンジニアリングデザイン能力の育成(口頭発表論文,オーガナイズドセッション「エンジニアリングデザイン」-VII-デザイン科目研究(3))
• 7-103 E-Learningと実習を活用したネットワーク教育((9)e-ラーニング実践-I)
• E-learingと実習を活用した情報ネットワーク技術者教育
• 3-217 八戸工業大学FPD関連次世代型技術者養成ユニットにおける新規事業創出マインドの育成方法((25)高度専門技術者教育・社会人のための大学院工学教育,口頭発表論文)
• 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• チップ内パケット転送に基づく高並列プロセッサの構成
• C-12-3 チップ内細粒度パケット転送に基づく高並列VLSIプロセッサの構成(C-12.集積回路B(ディジタル),一般講演)
• ネットワークを介した双方向力制御におけるパケット転送時間補償
• 動的再構成可能並列VLSIプロセッサの設計と評価
• ネットワークパケット転送時間変動の事例調査
• 電源電圧の動的再構成に基づく低消費電力並列VLSIプロセッサの構成
• ギガビットネットワークを用いた動画像伝送遅延時間の評価
• 複数の奥行き計測が可能な両眼視対応点探索並列ハードウェアアルゴリズム
• D-6-5 半田付ヒータ埋込型基板を用いた動的再構成型多入力積和演算器の3次元実装
• 教育用低価格高安全ロボットシステムの開発
• 文章の構想, 作成および発表能力を育成する教育の試み
• 多入力算術演算器の動的再構成に基づく知能ロボット制御用WSI規模並列プロセッサの構成法
• 大規模論理回路の短期間試作用低コスト多層プリント配線板開発システム
• C-12-35 多入力積和・算術論理演算器の動的再構成に基づくステレオビジョン対応点探索用並列プロセッサの構成
• 知能ロボット制御用再構成可能並列プロセッサの並列プログラミング
• 8-104 ネットワーク技術者資格の学内受験を可能とした資格取得支援の取り組み((06)工学教育の個性化・活性化-I,口頭発表論文)
• 知能ロボット制御用再構成可能並列プロセッサのプログラミング環境
• 状態空間ディジタルフィルタのブロック状態実現における係数感度最小化
• 多値Signed-Digit数演算VLSIアレー(多値論理及びその応用(4))
• 多進木網に基づく高速多値連想メモリ
• 数理科学ソフト"Mathematica"を用いた授業方法の研究
• 10)回転不変位相限定相関による画像の回転角度計測について(マルチメディア情報処理研究会)
• C-12-7 面積・時間制約下での消費エネルギー最小化のためのハイレベルシンセシス
• 周波数モ-ド集合論理に基づく超多値論理回路網の構成
• C-12-20 ダイナミック記憶に基づく多値ロジックインメモリVLSI回路
• 動的および静的再構成に基づく知能集積システム用並列VLSIプロセッサの構成と評価
• 動的および静的再構成に基づく知能集積システム用 : 並列VLSIプロセッサの構成と評価
• ビットシリアルアーキテクチャに基づくロボット制御用再構成可能VLSIプロセッサの構成
• 知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ
• 知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ
• 演算語長の再構成に基づくビジュアルフィードバック制御用並列プロセッサの構成
• ロボット用 VLSI プロセッサシステム
• ディジタル制御並列VLSIプロセッサの開発
• 再構成可能並列プロセッサと知能ロボット制御への応用
• ビットシリアルアーキテクチャに基づく再構成可能並列VLSIプロセッサの構成と評価
• ビットシリアルアーキテクチャに基づく再構成可能並列VLSIプロセッサと知能集積システムへの応用
• 再構成可能並列VLSIプロセッサと知能ロボット制御への応用
• 知能集積システム用再構成可能並列VLSIプロセッサの構成
• ディジタル制御用再構成可能並列プロセッサの開発
• 冗長マニピュレータ制御用座標変換VLSIプロセッサ
• モデルベーストロボットビジョン3次元計測VLSIプロセッサの構成と性能評価
• 相関演算に基づくステレオビジョン用VLSIプロセッサの構成
• 波長多重光電子集積回路モデルに基づく集合論理回路網の構成
• 多値論理を用いた画像処理専用プロセッサの構成 (多値論理およびその応用)
• 周期的時変状態空間ディジタルフィルタにおける丸め誤差最小構造の合成
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
• レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ(プロセッサ,DSP,画像処理技術及び一般)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (画像工学)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (集積回路)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (信号処理)
• コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 (VLSI設計技術)
• あるクラスの伝達関数を有する広義の平衡形実現とその低感度性
• ロボット制御用超高速座標逆変換プロセッサの構成
• 3-346 情報系学生向けロボット教材の開発((05)教材の開発-IV,口頭発表)
• Superchip for intelligent robots.
• ロボットとVLSIコンピュータ

もっと見る 閉じる

スポンサーリンク