状態空間ディジタルフィルタのブロック状態実現における係数感度最小化

スポンサーリンク

概要

• 論文の詳細を見る
• 1991-03-25

著者

• 樋口 龍雄

  東北大学工学部

• 恒川 佳隆

  岩手大学工学部

• 川又 政征

  東北大学工学部

• 志田 純一

  岩手大学工学部電気工学科

• 恒川 佳隆

  岩手大学工学部電気工学科

• 恒川 佳隆

  岩手大学工学

関連論文

• 冗長正ディジット数表現に基づく多値電流モード高速並列乗算器
• ロバストフォールトトレラント並列演算回路の構成
• 乗算回数最小の2次ディジタルフィルタの準最適合成
• 係数遅延と出力滞在時間が最小なFIRフィルタを用いた適応ディジタルフィルタの高性能パイプラインアーキテクテャ(ディジタル信号処理)
• NCLMS適応アルゴリズムの収束速度改善(信号処理及び一般)
• ハーフメモリアルゴリズムに基づく分散演算形LMS適応フィルタの高性能アーキテクチャ
• 分散演算によるマルチプライヤレスLMS適応フィルタの高性能VLSIアーキテクチャ
• FADDEEVAアルゴリズムに基づく滞在時間最小型カルマンフィルタのVLSIアーキテクチャ
• ハーフメモリアルゴリズムを用いた分散演算型LMS適応フィルタのVLSI実現
• フラクタルの構造を持つディジタル回路網に関する考察
• 分散演算を用いた高次FIRフィルタの高性能VLSIアーキテクチャ
• 低次元分解に基づく分母分離形2次元状態空間ディジタルフィルタ用高性能VLSIアーキテクチャ
• 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
• 滞在時間を考慮した高次FIRフィルタの高速・低消費電力形アーキテクチャ
• 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
• 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
• 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
• 状態空間ディジタルフィルタのブロック状態実現における係数感度最小化
• B-1-214 MIMOセンサ : 屋内実環境における固有モードを用いた侵入検出法の性能評価(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
• パ-マロイシ-トコアの磁束制御特性
• RC-012 システム同定による倒立二輪ロボットの制御設計(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• 多値Signed-Digit数演算VLSIアレー(多値論理及びその応用(4))
• 多進木網に基づく高速多値連想メモリ
• 10)回転不変位相限定相関による画像の回転角度計測について(マルチメディア情報処理研究会)
• カオス・ニューラルネットワークの最小構成
• SD-1-3 ニューラルネットワークを用いた霧発生予測
• 周波数モ-ド集合論理に基づく超多値論理回路網の構成
• 非線形電気伝導を伴う多機能感温性半導体の特性
• 感温磁心で磁路の一部を構成した小型電動機の特性
• インダクタンス形熱センサとSCRで構成した温度スイッチに関する研究
• 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力
• ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサのVLSI設計と性能評価
• 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの設計と性能評価
• 冗長マニピュレータ制御用座標変換VLSIプロセッサ
• 高基数に基づく選択型高速除算器の構成
• 高基数に基づく選択型高速除算器の構成
• 高基数に基づく選択型高速除算器の構成
• 波長多重光電子集積回路モデルに基づく集合論理回路網の構成
• 反復変換理論符号化の量子化誤差解析
• 状態空間ディジタルフィルタのブロック状態実現における係数感度解析
• ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能VLSIア-キテクチャ
• 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
• 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
• 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
• 1桁2ビット/3ビット混合型高性能冗長2進加算器とその乗算器への応用
• 1桁3ビット型冗長2進加算器とその乗算器への応用
• 1桁3ビット型冗長2進加算器とその乗算器への応用
• 1桁3ビット型冗長2進加算器とその乗算器への応用
• B-1-224 送信ビームフォーミングによる無線LANセル間干渉改善効果のレイトレース解析(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
• 多値論理を用いた画像処理専用プロセッサの構成 (多値論理およびその応用)
• 磁気積分型AD変換法とその計測機器への応用
• ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサの低消費電力形アーキテクチャ
• 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
• 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
• 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
• CAS2000-53 / NLP2000-61 1桁2ビット / 3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
• 高基数に基づく選択型高速除算器の構成
• 周期的時変状態空間ディジタルフィルタにおける丸め誤差最小構造の合成
• 繰り返し演算向け高速剰余乗算器の構成法
• BS-2-3 MIMOチャネルを用いたヒト心臓拍動の検出(BS-2. マルチアンテナ電波応用技術,シンポジウムセッション)
• 組み込み時代の電子回路教育
• ユニバ-サル形磁気演算モジュ-ルに基づくディジタルフィルタの構成
• パルス列信号処理用磁気演算モジュ-ルの動作特性--高速動作限界について
• 磁心パルスカウンタを利用したパルス列信号処理用ユニバ-サル形演算モジュ-ル
• 1けた2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平への応用器
• 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器
• CAS2000-53 / NLP2000-61 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
• 高速剰余乗算器のべき乗剰余演算への適用
• 遺伝的アルゴリズムを用いた周波数領域仕様に対する分母分離形2次元ディジタルフィルタの効率的設計
• 低次元分解に基づく分母分離形2次元ブロック状態空間ディジタルフィルタのモジュール形シストリックアレー実現
• BS-1-7 送受信アレーアンテナを集中配置したMIMOセンサ(BS-1.アレーアンテナのハードウエアに関する技術,シンポジウムセッション)
• 屋内環境におけるMIMOセンサ検出率向上に向けたアンテナ配置法の検討
• あるクラスの伝達関数を有する広義の平衡形実現とその低感度性
• ロボット制御用超高速座標逆変換プロセッサの構成
• B-1-213 ビームチルトを用いた無線LANセル間干渉低減効果の数値解析(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
• B-1-202 Sパラメータに基づくMIMOチャネル容量式の精度向上法(B-1.アンテナ・伝播C,(アンテナシステム),一般セッション)
• Sパラメータのみに基づくMIMOチャネル容量式とその評価
• B-1-224 屋外環境MIMOセンサのアンテナ配置法の評価(B-1.アンテナ・伝播C(アンテナシステム))
• 分散給電による板状逆Fアンテナの放射効率向上法(一般,電波伝搬,一般)
• B-1-231 屋内実環境におけるビーム幅可変マイクロストリップアンテナを用いたセル間干渉改善効果の実験評価(B-1.アンテナ・伝播C(アンテナシステム))
• ロボットとVLSIコンピュータ
• B-1-229 Sパラメータを用いたMIMOチャネル容量の近似計算法(B-1.アンテナ・伝播C(アンテナシステム))
• B-1-209 負荷変調を用いたプライマリ・セカンダリシステム間干渉制御法の提案(B-1.アンテナ・伝播C(アンテナシステム))
• アンテナを集中配置したMIMOセンサの検出特性評価(一般,メタマテリアル,一般)

もっと見る 閉じる

スポンサーリンク