1桁2ビット/3ビット混合型高性能冗長2進加算器とその乗算器への応用
スポンサーリンク
概要
著者
-
齋藤 正人
新潟大院
-
三浦 守
岩手大
-
恒川 佳隆
岩手大学工学部
-
三浦 守
岩手大学
-
齊藤 正人
岩手大学工学部
-
日野杉 充希
岩手大学工学部
-
虻川 勝己
岩手大
-
日野杉 充希
岩手大学 工学部
-
恒川 佳隆
岩手大学 工学部
-
日野杉 充希
岩手大学
-
恒川 佳隆
岩手大学
関連論文
- 316 カーボンブラック反応炉モデルにおける滞留時間と輸送現象の数値解析
- 4)CGのためのFFTによる高速補間法([画像表示研究会視覚情報研究会画像通信システム研究会画像処理・画像応用研究会]合同)
- 係数遅延と出力滞在時間が最小なFIRフィルタを用いた適応ディジタルフィルタの高性能パイプラインアーキテクテャ(ディジタル信号処理)
- NCLMS適応アルゴリズムの収束速度改善(信号処理及び一般)
- ハーフメモリアルゴリズムに基づく分散演算形LMS適応フィルタの高性能アーキテクチャ
- 分散演算によるマルチプライヤレスLMS適応フィルタの高性能VLSIアーキテクチャ
- FADDEEVAアルゴリズムに基づく滞在時間最小型カルマンフィルタのVLSIアーキテクチャ
- ハーフメモリアルゴリズムを用いた分散演算型LMS適応フィルタのVLSI実現
- 5)酸化スカンジウム分散型カソードの開発とCRTへの適用(画像表示研究会)
- 酸化スカンジウム分散型カソードの開発とCRTへの適用 : 画像表示
- マイクロ波放電ランプの発光現象
- CGのためのFFTによる高速補間法
- 分散演算を用いた高次FIRフィルタの高性能VLSIアーキテクチャ
- 低次元分解に基づく分母分離形2次元状態空間ディジタルフィルタ用高性能VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 滞在時間を考慮した高次FIRフィルタの高速・低消費電力形アーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 状態空間ディジタルフィルタのブロック状態実現における係数感度最小化
- B-1-214 MIMOセンサ : 屋内実環境における固有モードを用いた侵入検出法の性能評価(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
- RC-012 システム同定による倒立二輪ロボットの制御設計(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- カオス・ニューラルネットワークの最小構成
- SD-1-3 ニューラルネットワークを用いた霧発生予測
- 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力
- ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサのVLSI設計と性能評価
- 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの設計と性能評価
- 高基数に基づく選択型高速除算器の構成
- 高基数に基づく選択型高速除算器の構成
- 高基数に基づく選択型高速除算器の構成
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合型高性能冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- B-1-224 送信ビームフォーミングによる無線LANセル間干渉改善効果のレイトレース解析(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
- 2)侵食作用を考慮した尾根線再帰生成法による山岳地形の定義法(〔画像処理・コンピュータビジョン研究会映像表現研究会〕合同)
- ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサの低消費電力形アーキテクチャ
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- CAS2000-53 / NLP2000-61 1桁2ビット / 3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
- 高基数に基づく選択型高速除算器の構成
- 繰り返し演算向け高速剰余乗算器の構成法
- BS-2-3 MIMOチャネルを用いたヒト心臓拍動の検出(BS-2. マルチアンテナ電波応用技術,シンポジウムセッション)
- 組み込み時代の電子回路教育
- 1けた2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平への応用器
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器
- CAS2000-53 / NLP2000-61 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
- 第38回計測自動制御学会学術講演会(SICE'99 in Morioka)開催報告
- 高速剰余乗算器のべき乗剰余演算への適用
- 選択型セル配列高速除算器の設計とVLSI評価
- 低次元分解に基づく分母分離形2次元ブロック状態空間ディジタルフィルタのモジュール形シストリックアレー実現
- BS-1-7 送受信アレーアンテナを集中配置したMIMOセンサ(BS-1.アレーアンテナのハードウエアに関する技術,シンポジウムセッション)
- 屋内環境におけるMIMOセンサ検出率向上に向けたアンテナ配置法の検討
- B-1-213 ビームチルトを用いた無線LANセル間干渉低減効果の数値解析(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
- Sパラメータのみに基づくMIMOチャネル容量式とその評価
- B-1-224 屋外環境MIMOセンサのアンテナ配置法の評価(B-1.アンテナ・伝播C(アンテナシステム))
- B-1-231 屋内実環境におけるビーム幅可変マイクロストリップアンテナを用いたセル間干渉改善効果の実験評価(B-1.アンテナ・伝播C(アンテナシステム))
- 屋内環境におけるMIMOセンサ検出率向上に向けたアンテナ配置法の検討