ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサのVLSI設計と性能評価
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, ブロック状態実現を用いた状態空間ディジタルフィルタ用マルチプロセッサの性能をVLSI評価によって明らかにする. 我々が提案したマルチプロセッサ実現は, 同一のプロセッサを用いた2次元のSIMD構造であり, PE数と滞在時間の増加を極力抑えた上で高いスループットと精度をもつディジタルフィルタを実現可能にする. そこで, まず分散演算に基づくプロセッサのVLSI評価を行い, 16個の17次内積演算が3.92MHz(0.6μmCMOSスタンダードセル)という極めて高い動作速度で実行できることを明らかにする. そして, 本プロセッサを用いたマルチプロセッサ実現によって, 次数16のフィルタが250MHz以上という従来得ることができなかった高いサンプリング周波数で実現できることを示す. これは, ブロック状態実現ディジタルフィルタをマルチレート信号処理に帰着して考え, その性質に着目したことによって得られたサンプリング周波数であり, 一般的なハードウェアの高速化だけでは得られない処理性能である. 更に, プロセッサの動作速度が次数の増加に対してほば一定となることをVLSI評価によって明らかにし, 本実現法の有効性を示す.
- 社団法人電子情報通信学会の論文
- 1997-11-25
著者
関連論文
- 係数遅延と出力滞在時間が最小なFIRフィルタを用いた適応ディジタルフィルタの高性能パイプラインアーキテクテャ(ディジタル信号処理)
- NCLMS適応アルゴリズムの収束速度改善(信号処理及び一般)
- ハーフメモリアルゴリズムに基づく分散演算形LMS適応フィルタの高性能アーキテクチャ
- 分散演算によるマルチプライヤレスLMS適応フィルタの高性能VLSIアーキテクチャ
- FADDEEVAアルゴリズムに基づく滞在時間最小型カルマンフィルタのVLSIアーキテクチャ
- ハーフメモリアルゴリズムを用いた分散演算型LMS適応フィルタのVLSI実現
- CGのためのFFTによる高速補間法
- 分散演算を用いた高次FIRフィルタの高性能VLSIアーキテクチャ
- 低次元分解に基づく分母分離形2次元状態空間ディジタルフィルタ用高性能VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 滞在時間を考慮した高次FIRフィルタの高速・低消費電力形アーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 状態空間ディジタルフィルタのブロック状態実現における係数感度最小化
- B-1-214 MIMOセンサ : 屋内実環境における固有モードを用いた侵入検出法の性能評価(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
- 周期的連続値出力関数を有するニューロンモデルとその応用
- CGによる自然現象および景観の効率的な表現法: 特に確率モデリングについて
- RC-012 システム同定による倒立二輪ロボットの制御設計(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- 通常のニューロンから成るカオス・ニューラルネットワークの最小構成
- A-7-22 カオスを用いた暗号系についての統計的強度評価
- カオス・ニューラルネットワークの最小構成
- SD-1-3 ニューラルネットワークを用いた霧発生予測
- ニューラル・ネットワークにおける鏡像異性とその分割
- 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力
- ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサのVLSI設計と性能評価
- 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの設計と性能評価
- 渦場と粒子による煙や炎の2次元CGシミュレーション
- 高基数に基づく選択型高速除算器の構成
- 高基数に基づく選択型高速除算器の構成
- 高基数に基づく選択型高速除算器の構成
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合型高性能冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- B-1-224 送信ビームフォーミングによる無線LANセル間干渉改善効果のレイトレース解析(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
- パルスプロセッサ用演算回路(多値論理及びその応用(4))
- CGのための樹木の生長モデル : 架空の「植物ホルモン」による自然な樹形の生成
- 尾根線の再帰生成による侵食作用により形成された山岳形状の定義法(画像処理-アルゴリズムとシステム-)
- 侵食作用を考慮した尾根線再帰生成法による山岳地形の定義法
- ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサの低消費電力形アーキテクチャ
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- CAS2000-53 / NLP2000-61 1桁2ビット / 3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
- 高基数に基づく選択型高速除算器の構成
- 繰り返し演算向け高速剰余乗算器の構成法
- BS-2-3 MIMOチャネルを用いたヒト心臓拍動の検出(BS-2. マルチアンテナ電波応用技術,シンポジウムセッション)
- 組み込み時代の電子回路教育
- 1けた2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平への応用器
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器
- CAS2000-53 / NLP2000-61 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
- 第38回計測自動制御学会学術講演会(SICE'99 in Morioka)開催報告
- 高速剰余乗算器のべき乗剰余演算への適用
- 低次元分解に基づく分母分離形2次元ブロック状態空間ディジタルフィルタのモジュール形シストリックアレー実現
- BS-1-7 送受信アレーアンテナを集中配置したMIMOセンサ(BS-1.アレーアンテナのハードウエアに関する技術,シンポジウムセッション)
- 屋内環境におけるMIMOセンサ検出率向上に向けたアンテナ配置法の検討
- B-1-213 ビームチルトを用いた無線LANセル間干渉低減効果の数値解析(B-1.アンテナ・伝播C(アンテナシステム),一般セッション)
- B-1-202 Sパラメータに基づくMIMOチャネル容量式の精度向上法(B-1.アンテナ・伝播C,(アンテナシステム),一般セッション)
- Sパラメータのみに基づくMIMOチャネル容量式とその評価
- B-1-191 多重波環境におけるマイクロ波センサを用いた生体方向推定法(B-1.アンテナ・伝播C,(アンテナシステム),一般セッション)
- B-1-224 屋外環境MIMOセンサのアンテナ配置法の評価(B-1.アンテナ・伝播C(アンテナシステム))
- 分散給電による板状逆Fアンテナの放射効率向上法(一般,電波伝搬,一般)
- B-1-231 屋内実環境におけるビーム幅可変マイクロストリップアンテナを用いたセル間干渉改善効果の実験評価(B-1.アンテナ・伝播C(アンテナシステム))
- B-1-229 Sパラメータを用いたMIMOチャネル容量の近似計算法(B-1.アンテナ・伝播C(アンテナシステム))
- B-1-209 負荷変調を用いたプライマリ・セカンダリシステム間干渉制御法の提案(B-1.アンテナ・伝播C(アンテナシステム))
- B-1-218 変調信号を用いたMIMOチャネルの高速FDTD解析法(B-1.アンテナ・伝播C,(アンテナシステム),一般セッション)
- BS-1-2 負荷変調を用いた複数システム間周波数共用法に関する研究(BS-1.高速大容量スモールセル化時代のためのアンテナ・伝搬・システム技術,シンポジウムセッション)
- スペクトラム拡散を用いたMIMOチャネルの高速FDTD解析法の評価(衛星通信,一般)
- 負荷変調を用いたプライマリ・セカンダリシステム間干渉制御法(一般,メタマテリアル,一般)
- アンテナを集中配置したMIMOセンサの検出特性評価(一般,メタマテリアル,一般)