ニューラル・ネットワークにおける鏡像異性とその分割
スポンサーリンク
概要
- 論文の詳細を見る
本来、鏡像異性(キラリティー)を持たない対称的なニューラル・ネットワークを、鏡像異性体(エナンチオマー)の混合物とみなして、鏡像異性の関係にあるネットワークに分離した。生体内では、キラリティを持った分子まで分割すると、本来持っている純粋な機能を取り出すことができる。さらにそのキラリティを持った分子が多数結合する事で高度な機能を持った分子の形成が可能となる。その方法論をニューラル・ネットワークにも適用しようというのが、本研究の目的である。分離したキラルなネットワークの対称性をさらに落としたり、それらを組み合わせてより高度な機能性を持つネットワークを構成することができた。例えば、中間層なしに非線形問題をパーセプトロンのみで解くネットワークをも構成できる。
- 社団法人電子情報通信学会の論文
- 1994-03-15
著者
関連論文
- カオスを用いた擬似乱数生成器とメルセンヌツイスタの比較 : 生成される擬似乱数の統計的な比較による(脳活動の計測と解析,生命現象の非線形性,一般)
- カオスを用いた擬似乱数生成器とメルセンヌツイスタの比較 : 生成される擬似乱数の統計的な比較による(脳活動の計測と解析,生命現象の非線形性,一般)
- ハーフメモリアルゴリズムに基づく分散演算形LMS適応フィルタの高性能アーキテクチャ
- 分散演算によるマルチプライヤレスLMS適応フィルタの高性能VLSIアーキテクチャ
- FADDEEVAアルゴリズムに基づく滞在時間最小型カルマンフィルタのVLSIアーキテクチャ
- ハーフメモリアルゴリズムを用いた分散演算型LMS適応フィルタのVLSI実現
- CGのためのFFTによる高速補間法
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 周期的連続値出力関数を有するニューロンモデルとその応用
- CGによる自然現象および景観の効率的な表現法: 特に確率モデリングについて
- 組込み向けCPUの総合的な性能評価の試み
- 組み込み向けCPUの三角関数演算における精度比較
- カオスに基づく擬似乱数生成器 : リアプノフ指数と乱数性の関連について
- カオス・ニューラルネットワークにより発生した擬似乱数の性質に関する一考察
- カオスを用いた擬似乱数生成器の乱数性
- カオスに基づく擬似乱数生成器の統計的性質
- カオスを用いた暗号系の暗号強度評価
- 通常のニューロンから成るカオス・ニューラルネットワークの最小構成
- A-7-22 カオスを用いた暗号系についての統計的強度評価
- カオス・ニューラルネットワークを用いた暗号系の基本的特性
- カオス・ニューラルネットワークの最小構成
- SD-1-3 ニューラルネットワークを用いた霧発生予測
- ニューラル・ネットワークにおける鏡像異性とその分割
- 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力
- ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサのVLSI設計と性能評価
- 制御向き状態空間ディジタルフィルタ用高性能VLSIプロセッサの設計と性能評価
- 渦場と粒子による煙や炎の2次元CGシミュレーション
- 高基数に基づく選択型高速除算器の構成
- 高基数に基づく選択型高速除算器の構成
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- パルスプロセッサ用演算回路(多値論理及びその応用(4))
- CGのための樹木の生長モデル : 架空の「植物ホルモン」による自然な樹形の生成
- 尾根線の再帰生成による侵食作用により形成された山岳形状の定義法(画像処理-アルゴリズムとシステム-)
- 侵食作用を考慮した尾根線再帰生成法による山岳地形の定義法
- ブロック状態実現を用いた状態空間ディジタルフィルタ用高性能マルチプロセッサの低消費電力形アーキテクチャ
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- 状態空間ディジタルフィルタ用高性能VLSIプロセッサの低消費電力化
- 高基数に基づく選択型高速除算器の構成
- 1けた2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平への応用器
- 第38回計測自動制御学会学術講演会(SICE'99 in Morioka)開催報告
- 低次元分解に基づく分母分離形2次元ブロック状態空間ディジタルフィルタのモジュール形シストリックアレー実現