低次元分解に基づく分母分離形2次元状態空間ディジタルフィルタ用高性能VLSIアーキテクチャ

概要

論文の詳細を見る
本論文では,高精度な2次元ディジタルフィルタの高速処理と低消費電力化を同時に実現できる,低次元分解に基づく分母分離形2次元状態空間ディジタルフィルタ用VLSIアーキテクチャを提案する.高速な処理を実現するためにブロック処理の高並列性を用いる.我々は,より高速でかつ高稼動率な処理を実現するために,処理時間が語長のみに依存する分散演算に着目する.また,この演算のシリアル入出力を利用して,効率的なデータ転送と信号線数の削減を実現する.更に,関数生成にROMを用いた従来の分散演算ではなく,我々が提案してきた論理ゲートによる最適関数回路に着目して,消費電力を大幅に低減する.以上の手法を用いた提案法をVLSI評価した結果,次数(3,3),ブロック長8×8のブロック処理モジュールをわずか2個用いることにより,2048×2560画素からなる超高精細画像を毎秒60フレームの速度で実時間処理が可能となることを示す.また,更に大きいブロック長及び次数でも,高効率でかつ高速・低消費電力な2次元ディジタルフィルタリングシステムの構築が可能となることを明らかにする.
社団法人電子情報通信学会の論文
2003-04-01