選択型セル配列高速除算器の設計とVLSI評価
スポンサーリンク
概要
著者
関連論文
- 4)CGのためのFFTによる高速補間法([画像表示研究会視覚情報研究会画像通信システム研究会画像処理・画像応用研究会]合同)
- 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ
- 滞在時間を考慮した高次FIRフィルタの高速・低消費電力形アーキテクチャ
- 高基数に基づく選択型高速除算器の構成
- 高基数に基づく選択型高速除算器の構成
- 高基数に基づく選択型高速除算器の構成
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
- 1桁2ビット/3ビット混合型高性能冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 1桁3ビット型冗長2進加算器とその乗算器への応用
- 2)侵食作用を考慮した尾根線再帰生成法による山岳地形の定義法(〔画像処理・コンピュータビジョン研究会映像表現研究会〕合同)
- CAS2000-53 / NLP2000-61 1桁2ビット / 3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
- 高基数に基づく選択型高速除算器の構成
- 繰り返し演算向け高速剰余乗算器の構成法
- 組み込み時代の電子回路教育
- 1けた2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平への応用器
- 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器
- CAS2000-53 / NLP2000-61 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の開平器への応用
- 高速剰余乗算器のべき乗剰余演算への適用
- 選択型セル配列高速除算器の設計とVLSI評価
- 屋内環境におけるMIMOセンサ検出率向上に向けたアンテナ配置法の検討