0.35μm CMOSトランジスタのホットキャリア解析 : 論理回路におけるホットキャリア効果の検証

スポンサーリンク

概要

• 論文の詳細を見る

• サブミクロンデバイスを開発する上で、ホットキャリアによるデバイス劣化は大変深刻な問題である。LSIの論理設計者は、劣化後のデバイス特性においても目標性能を満足するように、遅延時間に余裕をもった設計をしなければならない。従来は、ホットキャリア・デューティ比を用いて、AC動作時のデバイス特性の劣化量を評価してきた。この方法は単純ではあるが、トランジスタの基板電流算出に時間を要するものである。我々は、ネットの負荷容量に制約を設けて、0.35μm CMOS LSIの信頼性を保証した。問題となるネットの抽出には、入力負荷容量と出力負荷容量の組み合わせを制限する方法を新たに導入した。

• 社団法人電子情報通信学会の論文
• 1995-07-28

著者

• 東 雅彦

  (株)ルネサス テクノロジ、生産本部、ウエハプロセス技術統括部

• 江原 英郎

  (株)富士通

• 御手洗 伸

  富士通株式会社

• 菅谷 慎二

  富士通株式会社プロセス開発部

• 庄野 健

  富士通(株)品質保証統括部

• 小野田 恭也

  富士通LSIテクノロジ株式会社

• 東 雅彦

  富士通株式会社

• 上田 敏光

  富士通株式会社

• 江原 英郎

  富士通株式会社

• 庄野 健

  富士通株式会社

• 久保田 勝久

  富士通株式会社

関連論文

• Cu配線におけるグレインおよび微小ボイドの発生
• HfSiON絶縁膜を用いたメタルゲートCMOSプロセスの検討
• 90/130nmテクノロジのCMOS回路におけるソフトエラー(IEDM特集(先端CMOSデバイス・プロセス技術))
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
• 0.5μm CMOSスタンダードセルを用いたVSELP CODEC DSPの開発
• Cu配線のエレクトロマイグレーション特性
• 0.35μm CMOSトランジスタのホットキャリア解析 : 論理回路におけるホットキャリア効果の検証
• 細幅Cu配線のストレスマイグレーション(低誘電率層間膜,配線材料及び一般)
• ハ-フミクロンCMOSスタンダ-ドセル (半導体-1-)
• ゲート酸化膜信頼性の形状効果の新しい予測モデル

もっと見る 閉じる

スポンサーリンク