突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
スポンサーリンク
概要
- 論文の詳細を見る
低消費電力SoC向けに1μs以内で電源復帰可能なパワーゲーティング技術を開発した。本技術の特徴は、電源復帰時に発生する電源ノイズを抑制するため、突入電流をバイパスさせる専用の電源配線と電源スイッチを用いることにある。今回2つの異なるプロセッサコアを備える低消費電力SoCを90nm CMOSテクノロジを用いて試作し、本技術を適用した。この結果、電源ノイズを2.5mVに抑制しつつ、200万ゲート規模の回路を0.24μsで電源復帰が可能なことを実証した。
- 社団法人電子情報通信学会の論文
- 2008-07-10
著者
関連論文
- 800MHz DDR-FCRAM対応位相積算型アナログDLL
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 (回路とシステム)
- LSI, PCB一体ノイズ解析CADシステム(パッケージの電気解析・CAD技術,次世代電子機器における先端実装技術と電磁波ノイズ低減技術論文)
- 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー(アナログ・デジアナ・センサ,通信用LSI)
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制
- エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー収支からみた細粒度電源制御技術の設計制約 : DVFS編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー収支からみた細粒度電源制御技術の設計制約 : Power Gating編(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低振幅チャージ再利用型低電力SOI加算器
- 低振幅チャージ再利用型低電力SOI加算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器
- 低Vth設計・低電圧動作によるCMOSデバイスの低消費電力化
- Tox,VdスケーリングによるCMOSデバイスの低消費電力化
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
- 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低消費電力向け電源電圧調整手法とマルチVth CMOSを使用したSOCへの応用(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
- プリチャージトランジスタのないセレクタを用いた32ビットダイナミック加算器
- C-12-17 Power Gating技術を搭載したシステムLSIの電源ノイズ抑制手法(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- On Die電源ノイズ観測技術とPower Gating技術開発への応用 (特集 研究開発最前線)
- 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー (情報センシング)
- 1V 50MHz 10.5mW低消費電力DSPコア
- 1V 50MHz 10.5mW低消費電力DSPコア
- PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
- PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
- PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術
- 1V 50MH_z 10.5mW 低消費電力 DSP コア
- 招待講演 低消費電力LSIのための電源電圧制御技術 (回路とシステム)
- 低消費電力LSIのための電源電圧制御技術(招待講演)
- Power Gating 技術を搭載したシステムLSIにおける電源起動時間短縮手法 (低消費電力設計)
- 低消費電力LSIのための電源電圧制御技術
- エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギー効率からみたパワーゲーティングとDVFSの比較(低電圧・低消費電力ディジタル回路,低電圧/低消費電力技術,新デバイス・回路とその応用)
- CT-2-3 パワーゲーティングとアダプティブ技術(CT-2.省エネルギー化のためのLSIと給電技術-Green by ITとGreen of IT-,ソサイエティ企画)