800MHz DDR-FCRAM対応位相積算型アナログDLL
スポンサーリンク
概要
- 論文の詳細を見る
MPUの高速化に対応する為、メモリ側の実効バンド幅向上が要求されている。実効バンド幅を上げるには、メモリの語構成を増やすことや高周波数化する手段があるが、超高周波数対応として、新たに位相積算型アナログDLLを開発した。これは、ディレイ段ユニットに可変ディレイ制御付位相インターポレ-タ回路を使用し、このユニットを複数配置して、ディレイ段を形成する。このDLLは、800MHz DDR-FCRAM用に開発したものであるが、低周波数帯域から高周波数帯域まで、温度、プロセス変動に依存せず、安定したデータを出力することが可能である。
- 社団法人電子情報通信学会の論文
- 2000-05-05
著者
-
田口 眞男
富士通株式会社第4システムlsi事業部
-
田口 眞男
Spansion Japan
-
田口 眞男
富士通株式会社 半導体第2事業本部
-
佐藤 靖治
富士通株式会社第4システムLSI事業部
-
谷口 暢孝
富士通株式会社第4システムLSI事業部
-
相川 忠雄
富士通株式会社第4システムLSI事業部
-
藤枝 和一郎
富士通株式会社第4システムLSI事業部
-
新実 正博
富士通VLSI株式会社第2LSI開発部
-
川崎 健一
富士通株式会社第4システムLSI事業部
-
山崎 雅文
富士通株式会社第4システムLSI事業部
-
富田 浩由
富士通株式会社第4システムLSI事業部
-
鈴木 孝章
富士通株式会社第4システムLSI事業部
-
川崎 健一
(株)富士通研究所
関連論文
- 800MHz DDR-FCRAM対応位相積算型アナログDLL
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
- 低電圧動作におけるDRAMセンスアンプ駆動方式
- 独立冗長セルアレイ方式を採用した256Mb DRAM
- 256メガビットDRAMの回路技術
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 (回路とシステム)
- グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
- グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 突入電流バイパス電源配線を用いて1μs以内で電源復帰できるパワーゲーティング技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ブロック間デュアルパイプラインによる高速64MビットシンクロナスDRAM
- レジスター制御型DLLを搭載した256Mb SDRAM
- 高速メモリーバス用小振幅インターフェース回路の検討
- CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
- C-12-17 Power Gating技術を搭載したシステムLSIの電源ノイズ抑制手法(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 基準電圧の選択幅が広い入力バッファ回路
- 招待講演 低消費電力LSIのための電源電圧制御技術 (回路とシステム)
- 低消費電力LSIのための電源電圧制御技術(招待講演)
- Power Gating 技術を搭載したシステムLSIにおける電源起動時間短縮手法 (低消費電力設計)
- 低消費電力LSIのための電源電圧制御技術
- 非接触メモリーカードの待機電力削減のための誘導結合型ウェイクアップトランシーバ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 方向性結合器を用いた携帯機器用途向け0.15mm厚非接触コネクタ(低電圧/低消費電力技術,新デバイス・回路とその応用)