高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発

概要

論文の詳細を見る
DRAM内部の本質的な高速化を実現するため、non-precharged data bus(NPDB)方式を提案した。本方式は、従来必要であったデータバスのプリチャージ動作を省略しても、読み出し動作を可能にするものである。これにより、データバスの利用効率を高めることができ、読み出し動作の高速化が図れる。本方式の実現に当たり、符合間千渉成分を含んだ受信信号から正味の信号を得るため、differential partial response detection(DPRD)を用いたデータバス・アンプを開発した。また、コラム・デコーダを1対もたせ、インターリーブさせた。一方、書き込み動作に関しては、isolated sense amplifier(ISSA)方式により高速化を図った。これら方式の効果を実証するため、0.24μm, 4 Mbit DRAM を製作した。面積の増加なしに、データバス当たり、読み出し動作は500 Mbit/s、書き込み動作は400Mbit/sの高速動作が確認できた。
社団法人電子情報通信学会の論文
1998-05-21