小川 淳二 | 株式会社 富士通研究所
スポンサーリンク
概要
関連著者
-
小川 淳二
株式会社 富士通研究所
-
田村 泰孝
株式会社 富士通研究所
-
後藤 公太郎
株式会社 富士通研究所
-
齋藤 美寿
株式会社富士通研究所
-
齋藤 美寿
富士通研究所システムlsi開発研究所
-
若山 繁俊
富士通研究所システムLSI開発研究所
-
若山 繁俊
(株)富士通研究所
-
小川 淳二
株式会社富士通研究所
-
田村 泰孝
株式会社富士通研究所
-
田口 眞男
富士通株式会社第4システムlsi事業部
-
田口 眞男
Spansion Japan
-
今村 健
富士通研究所システムLSI開発研究所
-
今村 健
富士通研究所先端システムlsi研究部
-
張子 誠
株式会社富士通研究所
-
張 子誠
株式会社富士通研究所
-
後藤 公太郎
(株)富士通研究所
-
小川 淳二
(株)富士通研究所
-
神田 浩一
株式会社 富士通研究所
-
田口 眞男
富士通株式会社 半導体第2事業本部
-
荒木 久勝
株式会社富士通研究所
-
斎藤 美寿
(株)富士通研究所
-
田村 泰孝
(株)富士通研究所
-
荒木 久勝
富士通研
-
若山 繁俊
株式会社富士通研究所
-
後藤 公太郎
株式会社富士通研究所
-
今村 健
株式会社富士通研究所
-
黒田 忠広
慶應義塾大学
-
山口 久勝
株式会社 富士通研究所
-
神田 浩一
株式会社富士通研究所システムLSI開発研究所ネットワークSoC開発部
-
山崎 大輔
株式会社富士通研究所システムLSI開発研究所ネットワークSoC開発部
-
山本 拓司
株式会社富士通研究所システムLSI開発研究所ネットワークSoC開発部
-
掘中 実
株式会社富士通研究所システムLSI開発研究所ネットワークSoC開発部
-
小野寺 裕幸
株式会社富士通研究所システムLSI開発研究所ネットワークSoC開発部
-
黒田 忠広
慶應義塾大学理工学部
-
黒田 忠広
慶應義塾大学理工学部電子工学科黒田研究室
-
黒田 忠広
慶應義塾大学理工学研究科
-
神田 浩一
株式会社富士通研究所
-
加藤 好治
富士通VLSI株式会社
-
柴崎 崇之
慶應義塾大学 理工学部 電子工学科
-
加藤 好治
富士通vlsi株式会社第2lsi開発部
-
相川 忠雄
富士通株式会社第4システムLSI事業部
-
鈴木 孝章
富士通株式会社第4システムLSI事業部
-
田村 泰孝
富士通研究所システムLSI開発研究所
-
後藤 公太郎
富士通研究所システムLSI開発研究所
-
斎藤 美寿
富士通研究所システムLSI開発研究所
-
張 子誠
富士通研究所システムLSI開発研究所
-
小川 淳二
富士通研究所システムLSI開発研究所
-
西 敏哉
富士通株式会社
-
河野 通有
富士通株式会社
-
岡島 義憲
富士通株式会社
-
後藤 公太郎
富士通研究所
-
河野 通有
富士通株式会社デバイス技術統括部
-
田村 泰孝
富士通研究所
-
田口 眞男
富士通(株)半導体第二事業本部dram開発部
-
今村 健
(株)富士通研究所
-
田口 眞男
*富士通(株) DRAM事業部
-
石田 秀樹
株式会社富士通研究所
-
川嶋 将一郎
(株)富士通研究所
-
川嶋 将一郎
富士通マイクロエレクトロニクス・システムマイクロ事業部
-
土肥 義康
株式会社富士通研究所
-
正木 俊一郎
富士通株式会社
-
千葉 隆也
富士通株式会社
-
東 裕人
株式会社富士通研究所
-
山口 久勝
株式会社富士通研究所
-
高内 英規
株式会社富士通研究所
-
後藤 公太郎
富士通株式会社
-
千葉 孝也
富士通株式会社
-
木船 雅也
株式会社 富士通研究所
-
富田 安基
慶應義塾大学 理工学部電子工学科
-
齏藤 美寿
株式会社富士通研究所
-
荒木 久勝
(株)富士通研究所
著作論文
- チップ間高速信号伝送用イコライズ技術
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
- 低電圧動作におけるDRAMセンスアンプ駆動方式
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器
- A 0.8-1.3V 16-channel 2.5Gbps High-speed Serial Transceiver in a 90nm Standard CMOS Process
- Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路(VLSI一般(ISSCC2006特集))
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- チップ間高速信号伝送用イコライズ技術
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
- プリイコライズ手法を用いたDRAM高速データ書き込み方式
- ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
- DRAM用Multi-Phase DLL
- マルチギガビットクラスDRAMセンスアンプにおける実効的Vthのコントロール方式